WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014008002) BOUCLE À VERROUILLAGE DE RETARD MULTIPLICATRICE À FAIBLE BRUIT ET BASSE FRÉQUENCE DE BRANCHE DE RÉFÉRENCE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/008002    N° de la demande internationale :    PCT/US2013/046924
Date de publication : 09.01.2014 Date de dépôt international : 20.06.2013
CIB :
G11C 7/22 (2006.01), H03L 7/099 (2006.01)
Déposants : QUALCOMM INCORPORATED [US/US]; Attn: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714 (US)
Inventeurs : TERROVITIS, Emmanouil; (US)
Mandataire : PARADICE III, William L.; Mahamedi Paradice Kreisman LLP 550 South Winchester Blvd., Suite 605 San Jose, California 95128 (US)
Données relatives à la priorité :
61/667,105 02.07.2012 US
13/651,280 12.10.2012 US
Titre (EN) A LOW-NOISE AND LOW-REFERENCE SPUR FREQUENCY MULTIPLYING DELAY LOCK-LOOP
(FR) BOUCLE À VERROUILLAGE DE RETARD MULTIPLICATRICE À FAIBLE BRUIT ET BASSE FRÉQUENCE DE BRANCHE DE RÉFÉRENCE
Abrégé : front page image
(EN)A delay-locked loop (DLL) circuit is disclosed that can generate an output oscillation signal having a frequency that is an integer multiple of an input oscillation signal. The DLL includes a phase detector, a charge pump, and a voltage-controlled oscillator (VCO). The phase detector generates UP and DN control signals in response to a phase difference between a reference signal and a feedback signal. The charge pump generates a control voltage in response to the UP and DN control signals. The VCO adjusts the frequency of the output oscillation signal in response to the control voltage, generates the reference signal in response to the input oscillation signal, and generates the feedback signal in response to the output oscillation signal.
(FR)L'invention concerne un circuit de boucle à verrouillage de retard (DLL) apte à générer un signal d'oscillation de sortie caractérisé par une fréquence qui est un multiple entier de celle d'un signal d'oscillation d'entrée. La DLL comprend un détecteur de phase, une pompe de charge et un oscillateur commandé en tension (VCO). Le détecteur de phase génère des signaux de commande UP et DN en réponse à une différence de phase entre un signal de référence et un signal de rétroaction. La pompe de charge génère une tension de commande en réponse aux signaux de commande UP et DN. Le VCO règle la fréquence du signal d'oscillation de sortie en réponse à la tension de commande, génère le signal de référence en réponse au signal d'oscillation d'entrée et génère le signal de rétroaction en réponse au signal d'oscillation de sortie.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)