WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014006814) DISPOSITIF SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/006814    N° de la demande internationale :    PCT/JP2013/003338
Date de publication : 09.01.2014 Date de dépôt international : 27.05.2013
CIB :
H01L 25/07 (2006.01), H01L 25/18 (2006.01), H02M 7/48 (2007.01)
Déposants : PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LTD. [JP/JP]; 1-61, Shiromi 2-chome, Chuo-ku, Osaka-shi, Osaka 5406207 (JP)
Inventeurs : IKEUCHI, Hiroki;
Mandataire : TOKKYOGYOMUHOUJIN MATSUDAKOKUSAITOKKYOJIMUSYO; Shin-Osaka Ikushima bldg., 1-3,Miyahara 5-chome,Yodogawa-ku, Osaka-shi, Osaka 5320003 (JP)
Données relatives à la priorité :
2012-150738 04.07.2012 JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置
Abrégé : front page image
(EN)Conventional configurations have been inadequate to achieve the purpose of reducing unneeded inductance components, said conventional configurations having disposed, on the upper surface of a chip, copper electrode bars that are respectively connected to P, U and N output electrodes of an inverter module by being close to each other. This semiconductor device is provided with: a first lead frame (1); a second lead frame (2); a second insulating resin (8) disposed between the first lead frame (1) and the second lead frame (2); a sealing resin (9), which seals semiconductor elements (4a, 4b), the first lead frame (1), and the second lead frame (2); an electric wiring section (5), which electrically connects the semiconductor elements (4a, 4b) and the first lead frame (1) to each other; and an interlayer connecting section (6), which electrically connects the first lead frame (1) and the second lead frame (2) to each other.
(FR)Selon l'invention, des configurations classiques ont été inadéquates pour atteindre l'objectif de réduction des composants d'inductance non désirés, lesdites configurations comprenant, sur la surface supérieure d'une puce, des barres d'électrode de cuivre qui sont respectivement connectées à des électrodes de sortie P, U et N d'un module onduleur en étant proches les unes des autres. Ce dispositif semi-conducteur comprend : une première grille de connexion (1); une seconde grille de connexion (2); une seconde résine isolante (8) disposée entre la première grille de connexion (1) et la seconde grille de connexion (2); une résine de scellage (9), qui scelle des éléments semi-conducteurs (4a, 4b), la première grille de connexion (1) et la seconde grille de connexion (2); une section de câblage électrique (5), qui connecte électriquement les éléments semi-conducteurs (4a, 4b) et la première grille de connexion (1) les uns aux autres; et une section de connexion d'intercouche (6) qui connecte électriquement la première grille de connexion (1) et la seconde grille de connexion (2) l'une avec l'autre.
(JA) インバータモジュールのP、UおよびN出力電極にそれぞれ接続される銅電極バーを互いに近接させてチップの上面に配置する従来の構成では、不要なインダクタンス成分を低減する目的には不十分であった。 第1のリードフレーム(1)と、第2のリードフレーム(2)と、第1のリードフレーム(1)と、第2のリードフレーム(2)と、の間に配置された第2の絶縁樹脂(8)と、半導体素子(4a)および(4b)と、第1のリードフレーム(1)と、第2のリードフレーム(2)と、を封止する封止樹脂(9)と、半導体素子(4a)および(4b)と、第1のリードフレーム(1)と、を電気的に接続する電気配線部(5)と、第1のリードフレーム(1)と、第2のリードフレーム(2)と、を電気的に接続する層間接続部(6)と、を備える、半導体装置。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)