WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014006695) DISPOSITIF SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/006695    N° de la demande internationale :    PCT/JP2012/067018
Date de publication : 09.01.2014 Date de dépôt international : 03.07.2012
Demande présentée en vertu du Chapitre 2 :    24.06.2013    
CIB :
H01L 29/47 (2006.01), H01L 29/872 (2006.01)
Déposants : SHINDENGEN ELECTRIC MANUFACTURING CO., LTD. [JP/JP]; 2-1, Otemachi 2-chome, Chiyoda-ku, Tokyo 1000004 (JP) (Tous Sauf US).
MATSUZAKI, Yoshifumi [JP/JP]; (JP) (US Seulement)
Inventeurs : MATSUZAKI, Yoshifumi; (JP)
Mandataire : MATSUO, Nobutaka; MEBUKI Intellectual Property Services, 9862-60, Ochiai, Fujimi-machi, Suwa-gun, Nagano 3990214 (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置
Abrégé : front page image
(EN)A semiconductor device (100) of the present invention is provided with: a semiconductor base body (110) having an n+ type semiconductor layer (112) and an n- type semiconductor layer (114); a p+ type diffusion region (120) selectively formed on the surface of the n- type semiconductor layer (114); and a barrier metal layer (130), which is formed on the surface of the n- type semiconductor layer (114) and on the surface of the p+ type diffusion region (120), forms a Schottky junction with the n- type semiconductor layer (114), and forms an ohmic junction with the p+ type diffusion region (120). In the semiconductor base body (110), platinum, as a heavy metal, is diffused such that the concentration thereof is highest on the surface of the n- type semiconductor layer (114). With the semiconductor device (100) of the present invention, a forward voltage drop (VF) can be reduced and a reverse recovery time (trr) can be shortened, while maintaining a high reverse direction withstand voltage (VR) and a low leak current (IR). Furthermore, with the semiconductor device (100) of the present invention, excellent soft recovery characteristics can be obtained.
(FR)Le présente invention concerne un dispositif semi-conducteur (100) qui comporte: un corps de base de semi-conducteur (110) ayant une couche de semi-conducteur de type n+ (112) et une couche de semi-conducteur de type n- (114) ; une région de diffusion de type p+ (120) formée de manière sélective sur la surface de la couche de semi-conducteur de type n- (114) ; et une couche de métal de barrière (130), qui est formée sur la surface de la couche de semi-conducteur de type n- (114) et sur la surface de la région de diffusion de type p+ (120), forme une jonction de Schottky avec la couche de semi-conducteur de type n- (114) et forme une jonction ohmique avec la région de diffusion de type p+ (120). Dans le corps de base de semi-conducteur (110), le platine, en tant que métal lourd, est diffusé de telle sorte que la concentration de celui-ci est la plus élevée sur la surface de la couche de semi-conducteur de type n- (114). A l'aide du dispositif semi-conducteur (100) de la présente invention, une chute de tension directe (VF) peut être réduite et un temps de recouvrement inverse (trr) peut être raccourci, tout en maintenant une tension de tenue en sens inverse élevée (VR) et un courant de fuite faible (VR). De plus, à l'aide du dispositif semi-conducteur (100) de la présente invention, d'excellentes caractéristiques de recouvrement progressif (12) peuvent être obtenues.
(JA) 本発明の半導体装置100は、n型半導体層112とn型半導体層114とを有する半導体基体110と、n型半導体層114の表面に選択的に形成されたp型拡散領域120と、n型半導体層114及びp型拡散領域120の表面上に形成され、n型半導体層114との間でショットキー接合を形成し、p型拡散領域120との間でオーミック接合を形成するバリアメタル層130とを備える半導体装置であって、半導体基体110には、n型半導体層114の表面で濃度が最も高くなるように重金属としての白金が拡散されている。 本発明の半導体装置100によれば、高い逆方向耐圧VR及び低いリーク電流IRを維持したまま、順方向降下電圧VFを低くしたり、逆回復時間trrを短くしたりすることが可能となる。また、本発明の半導体装置100によれば、ソフトリカバリー特性を優れたものにすることが可能となる。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)