WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014006437) GÉNÉRATEUR D'HORLOGE D'ÉCHANTILLONNAGE NUMÉRIQUE, CIRCUITERIE DE GYROSCOPE DE VIBRATION COMPRENANT UN TEL GÉNÉRATEUR D'HORLOGE D'ÉCHANTILLONNAGE NUMÉRIQUE, APPAREIL ASSOCIÉ, DISPOSITIF À SEMI-CONDUCTEURS ASSOCIÉ ET PROCÉDÉS ASSOCIÉS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/006437    N° de la demande internationale :    PCT/IB2012/001449
Date de publication : 09.01.2014 Date de dépôt international : 04.07.2012
CIB :
H03K 3/78 (2006.01), G01C 19/56 (2012.01), G06F 1/04 (2006.01)
Déposants : FREESCALE SEMICONDUCTOR, INC. [US/US]; 6501 William Cannon Drive West Austin, Texas 78735 (US) (Tous Sauf US).
BEAULATON, Hugues [FR/FR]; (FR) (US Seulement).
JO, Sung-Jin [US/US]; (US) (US Seulement)
Inventeurs : BEAULATON, Hugues; (FR).
JO, Sung-Jin; (US)
Données relatives à la priorité :
Titre (EN) A DIGITAL SAMPLE CLOCK GENERATOR, A VIBRATION GYROSCOPE CIRCUITRY COMPRISING SUCH DIGITAL SAMPLE CLOCK GENERATOR, AN ASSOCIATED APPARATUS, AN ASSOCIATED SEMICONDUCTOR DEVICE AND ASSOCIATED METHODS
(FR) GÉNÉRATEUR D'HORLOGE D'ÉCHANTILLONNAGE NUMÉRIQUE, CIRCUITERIE DE GYROSCOPE DE VIBRATION COMPRENANT UN TEL GÉNÉRATEUR D'HORLOGE D'ÉCHANTILLONNAGE NUMÉRIQUE, APPAREIL ASSOCIÉ, DISPOSITIF À SEMI-CONDUCTEURS ASSOCIÉ ET PROCÉDÉS ASSOCIÉS
Abrégé : front page image
(EN)A digital sample clock generator (SCG) for generating a sample clock signal (SCLK) from an input signal (FD) derived from a drive measurement voltage signal (DMV) of a vibrating MEMS gyroscope (VMEMS) is described. The sample clock generator (SCG) has an oscillator (HFOSC) arranged to generate a master clock (MOSC) with a master clock period, a synchronization unit (SYN) arranged to detect a start of an input signal period (FR_PER) of the input signal (FD) and to, upon detecting the start, generate a synchronization pulse (FD_OSC) in synchronization with the master clock (MOSC), ), a counter unit (OSCCNTR) arrange to count master clock periods between subsequent synchronization pulses to obtain the number of master clock periods between subsequent synchronization pulses as a number count, a multiplier (MULT) arranged to multiply the number count with a pre-determined phase shift fraction (PhPerc) to obtain a number of trim periods, and a delay unit (DLY) arranged to generate the sample clock signal (SLCK) with a clock signal period (SCLK_PER) corresponding to the number count (CNT) and with a delay relative to the synchronization pulse corresponding to the number of trim periods (TRM). A drive-mode vibration gyroscope circuitry (VDCIRC) and a sense-mode vibration gyroscope circuitry (VSCIRC) are also described.
(FR)La présente invention porte sur un générateur d'horloge d'échantillonnage numérique (SCG) pour générer un signal d'horloge d'échantillonnage (SCLK) à partir d'un signal d'entrée (FD) issu d'un signal de tension de mesure de commande (DMV) d'un gyroscope à MEMS de vibration (VMEMS). Le générateur d'horloge d'échantillonnage (SCG) a un oscillateur (HFOSC) agencé pour générer une horloge maître (MOSC) avec une période d'horloge maître, une unité de synchronisation (SYN) agencée pour détecter un démarrage d'une période de signal d'entrée (FR_PER) du signal d'entrée (FD) et pour, dès la détection du démarrage, générer une impulsion de synchronisation (FD_OSC) en synchronisation avec l'horloge maître (MOSC), une unité de compteur (OSCCNTR) agencée pour compter des périodes d'horloge maître entre des impulsions de synchronisation consécutives pour obtenir le nombre de périodes d'horloge maître entre des impulsions de synchronisation consécutives en tant que compte de nombre, un multiplicateur (MULT) agencé pour multiplier le compte de nombre par une fraction de décalage de phase prédéterminée (PhPerc) pour obtenir un nombre de périodes de découpage, et une unité de retard (DLY) agencée pour générer le signal d'horloge d'échantillonnage (SLCK) avec une période de signal d'horloge (SCLK_PER) correspondant au compte de nombre (CNT) et avec un retard relatif à l'impulsion de synchronisation correspondant au nombre de périodes de découpage (TRM). L'invention porte également sur une circuiterie de gyroscope de vibration à mode de commande (VDCIRC) et une circuiterie de gyroscope de vibration à mode de détection (VSCIRC).
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)