WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014004510) MÉCANISME ASSURANT UNE PERFORMANCE DÉTERMINISTE SENSIBLE À LA CHARGE DE TRAVAIL ET À LA CONFIGURATION POUR LES MICROPROCESSEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/004510    N° de la demande internationale :    PCT/US2013/047620
Date de publication : 03.01.2014 Date de dépôt international : 25.06.2013
CIB :
G06F 1/00 (2006.01), G06F 1/26 (2006.01), G06F 9/44 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard M/S: RNB-4-150 Santa Clara, California 95054 (US)
Inventeurs : VARMA, Ankush; (US).
SISTLA, Krishnakanth V.; (US).
ROWLAND, Martin T.; (US).
POIRIER, Chris; (US).
DEHAEMER, Eric J.; (US).
ANANTHAKRISHNAN, Avinash N.; (US).
SHRALL, Jeremy J.; (US).
MAN, Xiuting C.; (US).
GUNTHER, Stephen H.; (US).
RANGAN, Krishna K.; (US).
BODAS, Devadatta V.; (US).
SOLTIS, Don; (US).
NGUYEN, Hang T.; (US).
WOO, Cyprian W.; (US).
DANG, Thi; (US)
Mandataire : VINCENT, Lester J.; Blakely, Sokoloff, Taylor & Zafman LLP 1279 Oakmead Parkway Sunnyvale, California 94085 (US)
Données relatives à la priorité :
13/538,546 29.06.2012 US
Titre (EN) MECHANISM TO PROVIDE WORKLOAD AND CONFIGURATION-AWARE DETERMINISTIC PERFORMANCE FOR MICROPROCESSORS
(FR) MÉCANISME ASSURANT UNE PERFORMANCE DÉTERMINISTE SENSIBLE À LA CHARGE DE TRAVAIL ET À LA CONFIGURATION POUR LES MICROPROCESSEURS
Abrégé : front page image
(EN)An apparatus that includes a semiconductor chip having a processor and an on-die non-volatile storage resource is described. The on-die non volatile storage is to store different, appropriate performance related information for different configurations and/or usage cases of the processor for a same performance state of the processor.
(FR)Dans cette invention, un appareil comprend une puce à semi-conducteur qui comporte un processeur et une ressource de mémoire non volatile intégrée. La mémoire non volatile intégrée est destinée à mémoriser des informations liées à une performance différente et appropriée pour des configurations et/ou des cas d'utilisation différents du processeur dans un même état de performance dudit processeur.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)