WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014004222) INSTRUCTION ET LOGIQUE POUR TESTER UN ÉTAT D'EXÉCUTION TRANSACTIONNELLE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/004222    N° de la demande internationale :    PCT/US2013/046633
Date de publication : 03.01.2014 Date de dépôt international : 19.06.2013
CIB :
G06F 11/22 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, CA 95054 (US) (AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BE, BF, BG, BH, BJ, BN, BR, BW, BY, BZ, CA, CF, CG, CH, CI, CL, CM, CN, CO, CR, CU, CY, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, FR, GA, GB, GD, GE, GH, GM, GN, GQ, GR, GT, GW, HN, HR, HU, ID, IE, IL, IN, IS, IT, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MC, MD, ME, MG, MK, ML, MN, MR, MT, MW, MX, MY, MZ, NA, NE, NG, NI, NL, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SI, SK, SL, SM, SN, ST, SV, SY, SZ, TD, TG, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, ZA, ZM, ZW only).
RAJWAR, Ravi [US/US]; (US) (US only).
TOLL, Bret, L. [US/US]; (US) (US only).
LAI, Konrad, K. [US/US]; (US) (US only).
MERTEN, Matthew, C. [US/US]; (US) (US only).
DIXON, Martin, G. [US/US]; (US) (US only)
Inventeurs : RAJWAR, Ravi; (US).
TOLL, Bret, L.; (US).
LAI, Konrad, K.; (US).
MERTEN, Matthew, C.; (US).
DIXON, Martin, G.; (US)
Mandataire : MENNEMEIER, Lawrence; Mnemoglyphics, LLC c/o CPA GLOBAL P.O. Box 52050 Minneapolis, MN 55402 (US)
Données relatives à la priorité :
13/538,951 29.06.2012 US
Titre (EN) INSTRUCTION AND LOGIC TO TEST TRANSACTIONAL EXECUTION STATUS
(FR) INSTRUCTION ET LOGIQUE POUR TESTER UN ÉTAT D'EXÉCUTION TRANSACTIONNELLE
Abrégé : front page image
(EN)Novel instructions, logic, methods and apparatus are disclosed to test transactional execution status. Embodiments include decoding a first instruction to start a transactional region. Responsive to the first instruction, a checkpoint for a set of architecture state registers is generated and memory accesses from a processing element in the transactional region associated with the first instruction are tracked. A second instruction to detect transactional execution of the transactional region is then decoded. An operation is executed, responsive to decoding the second instruction, to determine if an execution context of the second instruction is within the transactional region. Then responsive to the second instruction, a first flag is updated. In some embodiments, a register may optionally be updated and/or a second flag may optionally be updated responsive to the second instruction.
(FR)La présente invention porte sur de nouvelles instructions, une logique, des procédés et un appareil pour tester un état d'exécution transactionnelle. Des modes de réalisation comprennent le décodage d'une première instruction pour démarrer une région transactionnelle. En réponse à la première instruction, un point de contrôle pour un ensemble de registres d'état d'architecture est généré et des accès mémoire d'un élément de traitement dans la région transactionnelle associée à la première instruction sont suivis. Une seconde instruction pour détecter une exécution transactionnelle de la région transactionnelle est ensuite décodée. Une opération est exécutée, en réponse au décodage de la seconde instruction, pour déterminer si un contexte d'exécution de la seconde instruction est dans la région transactionnelle. Ensuite en réponse à la seconde instruction, un premier fanion est mis à jour. Selon certains modes de réalisation, un registre peut être mis à jour de manière facultative et/ou un second fanion peut être mis à jour de manière facultative en réponse à la seconde instruction.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)