WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014004095) SYSTÈME DE RÉDUCTION DE CONTRAINTE APPLIQUÉE À UN TRANSISTOR DE SÉLECTION DE LIGNE DE MOTS PENDANT UNE OPÉRATION D'EFFACEMENT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/004095    N° de la demande internationale :    PCT/US2013/045585
Date de publication : 03.01.2014 Date de dépôt international : 13.06.2013
CIB :
G11C 8/08 (2006.01), G11C 16/08 (2006.01), G11C 16/16 (2006.01), G11C 11/56 (2006.01)
Déposants : SANDISK TECHNOLOGIES, INC. [US/US]; Two Legacy Town Center 6900 North Dallas Parkway Plano, TX 75024 (US).
DUNGA, Mohan, Vamsi [IN/US]; (US) (US only).
MUI, Man [US/US]; (US) (US only).
HIGASHITANI, Masaaki [JP/US]; (US) (US only).
TOYAMA, Fumiaki [JP/US]; (US) (US only)
Inventeurs : DUNGA, Mohan, Vamsi; (US).
MUI, Man; (US).
HIGASHITANI, Masaaki; (US).
TOYAMA, Fumiaki; (US)
Mandataire : MAGEN, Burt; Vierra Magen Marcus LLP 575 Market Street, Suite 3750 San Francisco, CA 94105 (US)
Données relatives à la priorité :
13/915,103 11.06.2013 US
61/665,878 28.06.2012 US
Titre (EN) SYSTEM TO REDUCE STRESS ON WORD LINE SELECT TRANSISTOR DURING ERASE OPERATION
(FR) SYSTÈME DE RÉDUCTION DE CONTRAINTE APPLIQUÉE À UN TRANSISTOR DE SÉLECTION DE LIGNE DE MOTS PENDANT UNE OPÉRATION D'EFFACEMENT
Abrégé : front page image
(EN)A system for erasing a non-volatile storage system that reduces the voltage across the word line select transistors which interface between the word lines and global control lines. The use of the lower voltage across the word line select transistors allows for the word line select transistors to be made smaller. The use of smaller components allows the non-volatile storage system to include more memory cells, thereby providing the ability to store more data.
(FR)La présente invention concerne un système d'effacement d'un système de mémoire non volatile abaissant la tension appliquée aux bornes de transistors de sélection de ligne de mots qui établissent une interface entre les lignes de mots et les lignes de commande globale. Selon l'invention, l'utilisation de la tension plus basse aux bornes des transistors de sélection de ligne de mots permet de réduire la taille des transistors de sélection de ligne de mots. L'utilisation de composants plus petits permet au système de mémoire non volatile de comprendre davantage de cellules de mémoire, offrant ainsi la capacité de mémoriser plus de données.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)