WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014003980) ISOLATION D'AILETTE DE GRILLE TRAVERSANTE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/003980    N° de la demande internationale :    PCT/US2013/043892
Date de publication : 03.01.2014 Date de dépôt international : 03.06.2013
CIB :
H01L 29/78 (2006.01), H01L 21/336 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard MS: RNB-4-150 Santa Clara, California 95054 (US)
Inventeurs : BOHR, Mark, T.; (US).
CEA, Stephen, M.; (US).
CHAPPELL, Barbara, A.; (US)
Mandataire : VINCENT, Lester, J.; Blakely Sokoloff Taylor & Zafman 1279 Oakmead Parkway Sunnyvale, CA 94085 (US)
Données relatives à la priorité :
13/538,935 29.06.2012 US
Titre (EN) THROUGH GATE FIN ISOLATION
(FR) ISOLATION D'AILETTE DE GRILLE TRAVERSANTE
Abrégé : front page image
(EN)Through gate fin isolation for non-planar transistors in a microelectronic device, such as an integrated circuit (IC). In embodiments, ends of adjacent semiconductor fins are electrically isolated from each other with an isolation region that is self-aligned to gate electrodes of the semiconductor fins enabling higher transistor packing density and other benefits. In an embodiment, a single mask is employed to form a plurality of sacrificial placeholder stripes of a fixed pitch, a first subset of placeholder stripes is removed and isolation cuts made into the semiconductor fins in openings resulting from the first subset removal while a second subset of the placeholder stripes is replaced with gate electrodes.
(FR)La présente invention porte sur une isolation d'ailette de grille traversante pour des transistors non plans dans un dispositif microélectronique, tel qu'un circuit intégré (IC). Selon certains modes de réalisation, des extrémités d'ailettes de semi-conducteur adjacentes sont isolées électriquement les unes des autres avec une région d'isolation qui est auto-alignée sur des électrodes de grille des ailettes de semi-conducteur permettant une densité de disposition de transistors plus élevée et d'autres avantages. Selon un mode de réalisation, un masque unique est utilisé pour former une pluralité de bandes de remplacement sacrificielles d'un pas fixe, un premier sous-ensemble de bandes de remplacement étant retiré et des coupures d'isolation réalisées dans les ailettes de semi-conducteur dans des ouvertures résultant du retrait du premier sous-ensemble pendant qu'un second sous-ensemble des bandes de remplacement est remplacé avec des électrodes de grille.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)