WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2014002362) DISPOSITIF DE CAPTURE D'IMAGE À SEMI-CONDUCTEURS ET PROCÉDÉ PERMETTANT DE FABRIQUER CE DERNIER
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2014/002362    N° de la demande internationale :    PCT/JP2013/002960
Date de publication : 03.01.2014 Date de dépôt international : 08.05.2013
CIB :
H01L 27/146 (2006.01), H04N 5/361 (2011.01), H04N 5/369 (2011.01), H04N 5/374 (2011.01)
Déposants : PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LTD. [JP/JP]; 1-61, Shiromi 2-chome, Chuo-ku, Osaka-shi, Osaka 5406207 (JP)
Inventeurs : HIRASE, Junji; .
MATSUNAGA, Yoshiyuki; .
SATO, Yoshihiro;
Mandataire : MAEDA & PARTNERS; Osaka-Marubeni Bldg.5F, 5-7, Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
Données relatives à la priorité :
2012-143136 26.06.2012 JP
Titre (EN) SOLID-STATE IMAGE PICKUP APPARATUS AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF DE CAPTURE D'IMAGE À SEMI-CONDUCTEURS ET PROCÉDÉ PERMETTANT DE FABRIQUER CE DERNIER
(JA) 固体撮像装置及びその製造方法
Abrégé : front page image
(EN)A unit pixel cell (13) has: a photoelectric conversion section (9) formed above a semiconductor substrate (1); an amplifying transistor (10), which is formed on the semiconductor substrate, and which has a gate electrode (3B) connected to the photoelectric conversion section; a reset transistor (11), which resets potential of the gate electrode; and an element isolating region (31), which is formed between the amplifying transistor and the reset transistor, said element isolating region being on the semiconductor substrate, and which electrically isolates the amplifying transistor and the reset transistor from each other. The amplifying transistor has a second conductivity-type source/drain region (15C) formed on the side of the gate electrode, said source/drain region being on the semiconductor substrate. The source/drain region has a single source/drain structure.
(FR)La présente invention se rapporte à une cellule de pixels unitaires (13) qui comprend : une section de conversion photoélectrique (9) formée au-dessus d'un substrat semi-conducteur (1); un transistor d'amplification (10) qui est formé sur le substrat semi-conducteur et qui comprend une électrode de grille (3B) raccordée à la section de conversion photoélectrique; un transistor de réinitialisation (11) qui réinitialise le potentiel de l'électrode de grille; et une région d'isolement d'élément (31) qui est formée entre le transistor d'amplification et le transistor de réinitialisation, ladite région d'isolement d'élément étant agencée sur le substrat semi-conducteur, et isolant électriquement le transistor d'amplification et le transistor de réinitialisation l'un de l'autre. Le transistor d'amplification comprend une région source/drain d'un second type de conductivité (15C) formée sur le côté de l'électrode de grille, ladite région source/drain étant agencée sur le substrat semi-conducteur. La région source/drain présente une structure de source/drain simple.
(JA) 単位画素セル13は、半導体基板1の上方に形成された光電変換部9と、半導体基板に形成され、光電変換部と接続されたゲート電極3Bを有する増幅トランジスタ10と、ゲート電極の電位をリセットするリセットトランジスタ11と、半導体基板における増幅トランジスタとリセットトランジスタとの間に形成され、増幅トランジスタとリセットトランジスタとを電気的に分離する素子分離領域31とを有している。増幅トランジスタは、半導体基板におけるゲート電極の側方に形成された第2導電型のソース/ドレイン領域15Cを有している。ソース/ドレイン領域は、シングルソース/ドレイン構造である。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)