WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013190742) DISPOSITIF À SEMI-CONDUCTEURS ET PROCÉDÉ DE PROGRAMMATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/190742    N° de la demande internationale :    PCT/JP2013/001210
Date de publication : 27.12.2013 Date de dépôt international : 28.02.2013
CIB :
G11C 13/00 (2006.01)
Déposants : NEC CORPORATION [JP/JP]; 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001 (JP) (AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BE, BF, BG, BH, BJ, BN, BR, BW, BY, BZ, CA, CF, CG, CH, CI, CL, CM, CN, CO, CR, CU, CY, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, FR, GA, GB, GD, GE, GH, GM, GN, GQ, GR, GT, GW, HN, HR, HU, ID, IE, IL, IN, IS, IT, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MC, MD, ME, MG, MK, ML, MN, MR, MT, MW, MX, MY, MZ, NA, NE, NG, NI, NL, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SI, SK, SL, SM, SN, ST, SV, SY, SZ, TD, TG, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, ZA, ZM, ZW only).
SAKAMOTO, Toshitsugu [JP/JP]; (JP) (US only).
TADA, Munehiro [JP/JP]; (JP) (US only).
MIYAMURA, Makoto [JP/JP]; (JP) (US only)
Inventeurs : SAKAMOTO, Toshitsugu; (JP).
TADA, Munehiro; (JP).
MIYAMURA, Makoto; (JP)
Mandataire : HAYAMI, Shinji; Gotanda TG Bldg. 9F, 9-2, Nishi-Gotanda 7-chome, Shinagawa-ku, Tokyo 1410031 (JP)
Données relatives à la priorité :
2012-139054 20.06.2012 JP
Titre (EN) SEMICONDUCTOR DEVICE AND PROGRAMMING METHOD
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET PROCÉDÉ DE PROGRAMMATION
(JA) 半導体装置およびプログラミング方法
Abrégé : front page image
(EN)This semiconductor device has: a first variable resistance switch (401), which has a first terminal (4011) and a second terminal (4012), and which includes a variable resistance layer having the resistance state thereof varied when an applied voltage exceeds a reference value; a second variable resistance switch (402), which has a third terminal (4021) and a fourth terminal (4022), has a common node (403) formed by having the third terminal (4021) connected to the second terminal (4012), and which includes a variable resistance layer having the resistance state thereof varied when an applied voltage exceeds a reference value; first wiring (411) connected to the first terminal (4011); second wiring (421), which is connected to the fourth terminal (4022), and which extends in the direction intersecting the first wiring (411) in a planar view; and a current control switch element (404), which has one end thereof connected to the common node (403).
(FR)Cette invention porte sur un dispositif à semi-conducteurs qui comprend : un premier élément de commutation à résistance variable (401), qui comprend une première borne (4011) et une deuxième borne (4012), et qui comprend une couche à résistance variable dont l'état de résistance varie lorsqu'une tension appliquée dépasse une valeur de référence ; un deuxième élément de commutation à résistance variable (402), qui comprend une troisième borne (4021) et une quatrième borne (4022), possède un nœud commun (403) formé par connexion de la troisième borne (4021) à la deuxième borne (4012), et comprend une couche à résistance variable dont l'état de résistance varie lorsqu'une tension appliquée dépasse une valeur de référence ; un premier câblage (411) connecté à la première borne (4011) ; un deuxième câblage (421), qui est connecté à la quatrième borne (4022) et qui s'étend dans la direction croisant le premier câblage (411) en vue plane ; et un élément de commutation de commande de courant (404), dont une borne est connectée au nœud commun (403).
(JA) 半導体装置は、第1端子(4011)と第2端子(4012)とを有し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第1抵抗変化スイッチ(401)と、第3端子(4021)と第4端子(4022)とを有し、第3端子(4021)が第2端子(4012)と接続して共通ノード(403)を形成し、印加電圧が基準値を超えることによって抵抗状態が変化する抵抗変化層を含む第2抵抗変化スイッチ(402)と、第1端子(4011)に接続している第1配線(411)と、第4端子(4022)に接続しており、平面視で第1配線(411)と交わる方向に延伸している第2配線(421)と、一端が共通ノード(403)に接続している電流制御用スイッチ素子(404)と、を有する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)