WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013190147) PROCÉDÉ D'ASSISTANCE AUTOMATIQUE À LA CONCEPTION DE CIRCUIT ANALOGIQUE NON LINÉAIRE À L'AIDE D'UN RÉSOLVEUR DE TRANSITOIRES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/190147    N° de la demande internationale :    PCT/EP2013/063169
Date de publication : 27.12.2013 Date de dépôt international : 24.06.2013
CIB :
G06F 17/50 (2006.01)
Déposants : UNIVERSITE PIERRE ET MARIE CURIE (PARIS 6) [FR/FR]; 4 place Jussieu F-75005 Paris (FR).
CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE [FR/FR]; 3 rue Michel-Ange F-75016 Paris (FR)
Inventeurs : ISKANDER, Ramy; (FR).
LOUERAT, Marie-Minerve; (FR).
KAISER, Andreas; (FR).
JAVID, Farakh; (FR)
Mandataire : PONTET ALLANO & ASSOCIES; Parc les Algorithmes Bâtiment Platon CS 70003 Saint-Aubin F-91192 Gif sur Yvette Cédex (FR)
Données relatives à la priorité :
12305726.7 22.06.2012 EP
61/663,012 22.06.2012 US
Titre (EN) METHOD FOR AUTOMATED ASSISTANCE TO DESIGN NONLINEAR ANALOG CIRCUIT WITH TRANSIENT SOLVER
(FR) PROCÉDÉ D'ASSISTANCE AUTOMATIQUE À LA CONCEPTION DE CIRCUIT ANALOGIQUE NON LINÉAIRE À L'AIDE D'UN RÉSOLVEUR DE TRANSITOIRES
Abrégé : front page image
(EN)The present invention relates to a method for providing an automated assistance to design an analog non linear circuit under transient conditions, and to a system implementing such a method. With this method, the invention enables the circuit designer to take into account with simulation the time reactive effects of generally nonlinear components, while keeping the significant and intuitive qualities of an analysis view design tool like the CAIRO+/CHAMS environment. Said method comprises at least a transient instant solving procedure producing a numerical simulation that uses a given set of sizes and biases to provide a set of local behavior parameters in at least one node at current time. This transient instant solving procedure comprises an incremental iteration under transient conditions of an evaluation in an analysis view of a dependency graph of the functional structure of the circuit. Furtherly, said method may comprise a transient analysis performing a numerical simulation to provide a time dependent behavior simulation of said circuit, and optionally a time dependant performance evaluation. Such a transient analysis comprises an incremental iteration of such a transient instant solving procedure for node(s) of said circuit, over a given time duration and for a given stimuli profile. Moreover, said method may comprise a circuit transient solver and a transient circuit optimizer for at least one transistor of said circuit.
(FR)La présente invention porte sur un procédé pour fournir de l'assistance automatique à la conception d'un circuit analogique non linéaire en régime transitoire, et sur un système mettant en œuvre un tel procédé. Par l'intermédiaire de ce procédé, l'invention permet au concepteur de circuit de prendre en considération avec une simulation les effets de réponse temporelle de composants généralement non linéaires, tout en conservant les qualités importantes et intuitives d'un outil de conception de vue d'analyse tel que l'environnement CAIRO+/CHAMS. Ledit procédé comprend au moins une procédure de résolution d'instant transitoire produisant une simulation numérique qui utilise un ensemble donné de tailles et de polarisations afin de produire un ensemble de paramètres de comportement local dans au moins un nœud à un instant courant. Cette procédure de résolution d'instant transitoire comprend une itération incrémentale en régime transitoire d'une évaluation dans une vue d'analyse d'un graphe de dépendance de la structure fonctionnelle du circuit. En outre, ledit procédé peut comprendre une analyse de transitoires effectuant une simulation numérique pour produire une simulation de comportement en fonction du temps dudit circuit, et éventuellement une évaluation de performances en fonction du temps. Une telle analyse de transitoires comprend une itération incrémentale d'une telle procédure de résolution d'instant transitoire pour un ou plusieurs nœuds dudit circuit, sur une durée donnée et pour un profil de stimuli donné. En outre, ledit procédé peut comprendre un résolveur de transitoires de circuit et un optimiseur de circuit en régime transitoire pour au moins un transistor dudit circuit.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)