WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013189898) SIMULATION D'UN PROCESSEUR CENTRÉ SUR DES FENÊTRES D'INSTRUCTIONS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/189898    N° de la demande internationale :    PCT/EP2013/062549
Date de publication : 27.12.2013 Date de dépôt international : 17.06.2013
CIB :
G06F 17/50 (2006.01)
Déposants : UNIVERSITEIT GENT [BE/BE]; Sint-Pietersnieuwstraat 25 B-9000 Gent (BE)
Inventeurs : EECKHOUT, Lieven; (BE).
EYERMAN, Stijn; (BE).
HEIRMAN, Wim; (BE).
CARLSON, Trevor E.; (SE)
Mandataire : WAUTERS, Davy; DenK iP bvba Leuvensesteenweg 203 B-3190 Boortmeerbeek (BE)
Données relatives à la priorité :
61/660,749 17.06.2012 US
Titre (EN) INSTRUCTION WINDOW CENTRIC PROCESSOR SIMULATION
(FR) SIMULATION D'UN PROCESSEUR CENTRÉ SUR DES FENÊTRES D'INSTRUCTIONS
Abrégé : front page image
(EN)A method (200) and system (300) are described for simulating a set of instructions to be executed on a processor. The method (200) comprises performing a performance simulation of the processor over a number of simulation cycles. Performing the performance simulation of the processor comprises modeling an instruction window for the cycle and deriving a performance parameter of the processor without modeling a reorder buffer, issue queue(s), register renaming, load-store queue(s) and other buffers of the processor.
(FR)La présente invention concerne un procédé (200) et un système (300) permettant de simuler un jeu d'instructions devant être exécutées sur un processeur. Le procédé (200) consiste à effectuer une simulation des performances du processeur au cours d'un certain nombre de cycles de simulation. L'exécution de la simulation des performances du processeur consiste à modéliser une fenêtre d'instructions correspondant au cycle et à en déduire un paramètre de performances du processeur sans avoir à modéliser un tampon de réarrangement, une ou des file(s) d'attente d'émission, renommer des registres, une ou des file(s) d'attente de chargement-stockage et d'autres tampons du processeur.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)