WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013188696) DÉFINITION D'INSTRUCTIONS DESTINÉES À RÉORDONNER ET OPTIMISER LE CHARGEMENT ET LE STOCKAGE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/188696    N° de la demande internationale :    PCT/US2013/045722
Date de publication : 19.12.2013 Date de dépôt international : 13.06.2013
CIB :
G06F 9/46 (2006.01), G06F 9/38 (2006.01)
Déposants : SOFT MACHINES, INC. [US/US]; 3211 Scott Boulevard, Suite 202 Santa Clara, CA 95054 (US) (Tous Sauf US).
ABDALLAH, Mohammad [US/US]; (US) (US only).
WOODS, Gregory, A. [US/US]; (US) (US only)
Inventeurs : ABDALLAH, Mohammad; (US).
WOODS, Gregory, A.; (US)
Mandataire : BARNES, Glenn, D.; Murabito Hao & Barnes LLP Two North Market Street Third Floor San Jose, CA 95113 (US)
Données relatives à la priorité :
61/660,610 15.06.2012 US
Titre (EN) AN INSTRUCTION DEFINITION TO IMPLEMENT LOAD STORE REORDERING AND OPTIMIZATION
(FR) DÉFINITION D'INSTRUCTIONS DESTINÉES À RÉORDONNER ET OPTIMISER LE CHARGEMENT ET LE STOCKAGE
Abrégé : front page image
(EN)A method for forwarding data from the store instructions to a corresponding load instruction in an out of order processor. The method includes accessing an incoming sequence of instructions, and of said sequence of instructions, splitting store instructions into a store address instruction and a store data instruction, wherein the store address performs address calculation and fetch, and wherein the store data performs a load of register contents to a memory address. The method further includes, of said sequence of instructions, splitting load instructions into a load address instruction and a load data instruction, wherein the load address performs address calculation and fetch, and wherein the load data performs a load of memory address contents into a register, and reordering the store address and load address instructions earlier and further away from LD/SD the instruction sequence to enable earlier dispatch and execution of the loads and the stores.
(FR)L'invention a trait à un procédé permettant de déplacer des données se trouvant dans les instructions de stockage pour les mettre dans une instruction de chargement correspondante dans un processeur non ordonné. Ce procédé consiste à accéder à une séquence d'instructions entrante, et, dans ladite séquence d'instructions, à diviser les instructions de stockage pour obtenir une instruction d'adresse de stockage et une instruction de données de stockage, l'adresse de stockage réalisant un calcul et une récupération d'adresse, et les données de stockage réalisant un chargement d'un contenu de registre dans une adresse mémoire. Ledit procédé consiste en outre, dans ladite séquence d'instructions, à diviser les instructions de chargement pour obtenir une instruction d'adresse de chargement et une instruction de données de chargement, l'adresse de chargement réalisant un calcul et une récupération d'adresse et les données de chargement réalisant un chargement d'un contenu d'adresse mémoire dans un registre, et à réordonner les instructions d'adresse de stockage et d'adresse de chargement avant la séquence d'instructions LD/SD et plus loin d'elle pour permettre un envoi et une exécution plus précoces des chargements et des stockages.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)