WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013188565) SYSTÈME ET PROCÉDÉ DE SÉMAPHORE AVEC DES CHARGES EN DÉSORDRE DANS UN MODÈLE DE COHÉRENCE DE MÉMOIRE QUI CONSTITUE DES CHARGES LISANT À PARTIR D'UNE MÉMOIRE EN ORDRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/188565    N° de la demande internationale :    PCT/US2013/045470
Date de publication : 19.12.2013 Date de dépôt international : 12.06.2013
CIB :
G06F 9/06 (2006.01), G06F 9/312 (2006.01)
Déposants : SOFT MACHINES, INC. [US/US]; 3211 Scott Boulevard, Suite 202 Santa Clara, CA 95054 (US) (Tous Sauf US).
ABDALLAH, Mohammad [US/US]; (US) (US only)
Inventeurs : ABDALLAH, Mohammad; (US)
Mandataire : BARNES, Glenn D.; Murabito Hao & Barnes LLP Two North Market Street Third Floor San Jose, CA 95113 (US)
Données relatives à la priorité :
61/660,592 15.06.2012 US
Titre (EN) A SEMAPHORE METHOD AND SYSTEM WITH OUT OF ORDER LOADS IN A MEMORY CONSISTENCY MODEL THAT CONSTITUTES LOADS READING FROM MEMORY IN ORDER
(FR) SYSTÈME ET PROCÉDÉ DE SÉMAPHORE AVEC DES CHARGES EN DÉSORDRE DANS UN MODÈLE DE COHÉRENCE DE MÉMOIRE QUI CONSTITUE DES CHARGES LISANT À PARTIR D'UNE MÉMOIRE EN ORDRE
Abrégé : front page image
(EN)In a processor, a method for using a semaphore with out of order loads in a memory consistency model that constitutes loads reading from memory in order. The method includes implementing a memory resource that can be accessed by a plurality of cores; implementing an access mask that functions by tracking which words of a cache line have pending loads, wherein the cache line includes the memory resource, wherein an out of order load sets a mask bit within the access mask when accessing a word of the cache line, and clears the mask bit when that out of order load retires. The method further includes checking the access mask upon execution of subsequent stores from the plurality of cores to the cache line; and causing a miss prediction when a subsequent store to the portion of the cache line sees a prior mark from a load in the access mask, wherein the subsequent store will signal a load queue entry corresponding to that load by using a tracker register.
(FR)Dans un processeur, l'invention porte sur un procédé pour utiliser un sémaphore avec des charges en désordre dans un modèle de cohérence de mémoire qui constitue des charges lisant à partir d'une mémoire en ordre. Le procédé comprend la mise en œuvre d'une ressource de mémoire qui peut être accédée par une pluralité de cœurs; la mise en œuvre d'un masque d'accès qui fonctionne par suivi des mots d'une ligne de cache qui ont des charges en attente, la ligne de cache comprenant la ressource de mémoire, une charge en désordre fixant un bit de masque dans le masque d'accès lors d'un accès à un mot de la ligne de cache, et effaçant le bit de masque quand cette charge en désordre se retire. Le procédé comprend en outre la vérification du masque d'accès lors de l'exécution de stockages ultérieurs de la pluralité de cœurs à la ligne de cache; et la provocation d'une prédiction de manque quand un stockage ultérieur à la partie de la ligne de cache voit une marque antérieure à partir d'une charge dans le masque d'accès, dans lequel le stockage ultérieur signalera une entrée de file d'attente de charge correspondant à cette charge en utilisant un registre de dispositif de poursuite.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)