WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013187292) DISPOSITIF DE SOUDAGE ET PROCÉDÉ DE PRODUCTION DE DISPOSITIF SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/187292    N° de la demande internationale :    PCT/JP2013/065575
Date de publication : 19.12.2013 Date de dépôt international : 05.06.2013
CIB :
H01L 21/60 (2006.01)
Déposants : SHINKAWA LTD. [JP/JP]; 2-51-1, Inadaira, Musashimurayama-shi, Tokyo 2088585 (JP)
Inventeurs : TANI, Daisuke; (JP).
TAKAHASHI, Koichi; (JP)
Mandataire : YKI PATENT ATTORNEYS; 1-34-12, Kichijoji-Honcho, Musashino-shi, Tokyo 1800004 (JP)
Données relatives à la priorité :
2012-131510 11.06.2012 JP
2013-061589 25.03.2013 JP
Titre (EN) BONDING DEVICE AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF DE SOUDAGE ET PROCÉDÉ DE PRODUCTION DE DISPOSITIF SEMI-CONDUCTEUR
(JA) ボンディング装置および半導体装置の製造方法
Abrégé : front page image
(EN)A flip-chip bonding device (500) for layer-bonding a second-layer semiconductor chip (30), on which a second through electrode is provided, to a first-layer semiconductor chip (20), on which a first through electrode is provided, at a position corresponding to the first through electrode, and equipped with a control unit (50), and a double-view camera (16) for capturing images of the semiconductor chips (20, 30), wherein the control unit (50) is provided with a relative-position detection program (53) for detecting the relative positions of the semiconductor chips (20, 30) in the layer-bonded layers, on the basis of an image of the first through electrode on the surface of the first-layer semiconductor chip (20) captured by the double-view camera (16) prior to the layer-bonding, and an image of the second through electrode on the surface of the second-layer semiconductor chip (30) captured by the double-view camera (16) after the layer-bonding. Consequently, through electrodes can be accurately connected by using a simple method.
(FR)L'invention concerne un dispositif de soudage de puce retournée (500) pour le soudage par couches d'une puce semi-conductrice de seconde couche (30), sur laquelle est disposée une seconde électrode traversante, à une puce semi-conductrice de première couche (20), sur laquelle est disposée une première électrode traversante, en une position correspondant à la première électrode traversante, et équipé d'une unité de commande (50) et d'une caméra à double vue (16) permettant de capturer des images des puces semi-conductrices (20, 30), l'unité de commande (50) comportant un programme de détection de positions relatives (53) permettant de détecter les positions relatives des puces semi-conductrices (20, 30) dans les couches soudées par couches, sur la base d'une image de la première électrode traversante sur la surface de la puce semi-conductrice de première couche (20) capturée par la caméra à double vue (16) avant le soudage par couches, et d'une image de la seconde électrode traversante sur la surface de la puce semi-conductrice de seconde couche (30) capturée par la caméra à double vue (16) après le soudage par couches. Par conséquent, des électrodes traversantes peuvent être connectées avec précision au moyen d'un procédé simple.
(JA) 第一の貫通電極が設けられる第一の層の半導体チップ(20)の上に第一の貫通電極に対応する位置に第二の貫通電極が設けられる第二の層の半導体チップ(30)を積層ボンディングするフリップチップボンディング装置(500)において、半導体チップ(20),(30)の画像を撮像する二視野カメラ(16)と、制御部(50)と、を備え、制御部(50)は、積層ボンディングする前に二視野カメラ(16)によって撮像した第一の層の半導体チップ(20)の表面の第一の貫通電極の画像と、積層ボンディングした後に二視野カメラ(16)によって撮像した第二の層の半導体チップ(30)の表面の第二の貫通電極の画像とに基づいて積層ボンディングされた各層の半導体チップ(20),(30)の相対位置を検出する相対位置検出プログラム(53)を備える。これにより、簡便な方法で貫通電極を精度よく接続する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)