Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2013187292 - DISPOSITIF DE SOUDAGE ET PROCÉDÉ DE PRODUCTION DE DISPOSITIF SEMI-CONDUCTEUR

Numéro de publication WO/2013/187292
Date de publication 19.12.2013
N° de la demande internationale PCT/JP2013/065575
Date du dépôt international 05.06.2013
CIB
H01L 21/60 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
60Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement
CPC
B32B 2309/72
BPERFORMING OPERATIONS; TRANSPORTING
32LAYERED PRODUCTS
BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
2309Parameters for the laminating or treatment process; Apparatus details
70Automated, e.g. using a computer or microcomputer
72For measuring or regulating, e.g. systems with feedback loops
B32B 2313/00
BPERFORMING OPERATIONS; TRANSPORTING
32LAYERED PRODUCTS
BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
2313Elements other than metals
B32B 2457/14
BPERFORMING OPERATIONS; TRANSPORTING
32LAYERED PRODUCTS
BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
2457Electrical equipment
14Semiconductor wafers
B32B 37/0046
BPERFORMING OPERATIONS; TRANSPORTING
32LAYERED PRODUCTS
BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
37Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
0046characterised by constructional aspects of the apparatus
B32B 41/00
BPERFORMING OPERATIONS; TRANSPORTING
32LAYERED PRODUCTS
BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
41Arrangements for controlling or monitoring lamination processes; Safety arrangements
H01L 2223/54426
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2223Details relating to semiconductor or other solid state devices covered by the group H01L23/00
544Marks applied to semiconductor devices or parts
54426for alignment
Déposants
  • 株式会社新川 SHINKAWA LTD. [JP]/[JP]
Inventeurs
  • 谷 大輔 TANI, Daisuke
  • 高橋 浩一 TAKAHASHI, Koichi
Mandataires
  • 特許業務法人YKI国際特許事務所 YKI PATENT ATTORNEYS
Données relatives à la priorité
2012-13151011.06.2012JP
2013-06158925.03.2013JP
Langue de publication Japonais (ja)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) BONDING DEVICE AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF DE SOUDAGE ET PROCÉDÉ DE PRODUCTION DE DISPOSITIF SEMI-CONDUCTEUR
(JA) ボンディング装置および半導体装置の製造方法
Abrégé
(EN) A flip-chip bonding device (500) for layer-bonding a second-layer semiconductor chip (30), on which a second through electrode is provided, to a first-layer semiconductor chip (20), on which a first through electrode is provided, at a position corresponding to the first through electrode, and equipped with a control unit (50), and a double-view camera (16) for capturing images of the semiconductor chips (20, 30), wherein the control unit (50) is provided with a relative-position detection program (53) for detecting the relative positions of the semiconductor chips (20, 30) in the layer-bonded layers, on the basis of an image of the first through electrode on the surface of the first-layer semiconductor chip (20) captured by the double-view camera (16) prior to the layer-bonding, and an image of the second through electrode on the surface of the second-layer semiconductor chip (30) captured by the double-view camera (16) after the layer-bonding. Consequently, through electrodes can be accurately connected by using a simple method.
(FR) L'invention concerne un dispositif de soudage de puce retournée (500) pour le soudage par couches d'une puce semi-conductrice de seconde couche (30), sur laquelle est disposée une seconde électrode traversante, à une puce semi-conductrice de première couche (20), sur laquelle est disposée une première électrode traversante, en une position correspondant à la première électrode traversante, et équipé d'une unité de commande (50) et d'une caméra à double vue (16) permettant de capturer des images des puces semi-conductrices (20, 30), l'unité de commande (50) comportant un programme de détection de positions relatives (53) permettant de détecter les positions relatives des puces semi-conductrices (20, 30) dans les couches soudées par couches, sur la base d'une image de la première électrode traversante sur la surface de la puce semi-conductrice de première couche (20) capturée par la caméra à double vue (16) avant le soudage par couches, et d'une image de la seconde électrode traversante sur la surface de la puce semi-conductrice de seconde couche (30) capturée par la caméra à double vue (16) après le soudage par couches. Par conséquent, des électrodes traversantes peuvent être connectées avec précision au moyen d'un procédé simple.
(JA)  第一の貫通電極が設けられる第一の層の半導体チップ(20)の上に第一の貫通電極に対応する位置に第二の貫通電極が設けられる第二の層の半導体チップ(30)を積層ボンディングするフリップチップボンディング装置(500)において、半導体チップ(20),(30)の画像を撮像する二視野カメラ(16)と、制御部(50)と、を備え、制御部(50)は、積層ボンディングする前に二視野カメラ(16)によって撮像した第一の層の半導体チップ(20)の表面の第一の貫通電極の画像と、積層ボンディングした後に二視野カメラ(16)によって撮像した第二の層の半導体チップ(30)の表面の第二の貫通電極の画像とに基づいて積層ボンディングされた各層の半導体チップ(20),(30)の相対位置を検出する相対位置検出プログラム(53)を備える。これにより、簡便な方法で貫通電極を精度よく接続する。
Dernières données bibliographiques dont dispose le Bureau international