WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013181603) STRUCTURE D'INTERFACE DE MÉMOIRES INTER-PUCES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/181603    N° de la demande internationale :    PCT/US2013/043714
Date de publication : 05.12.2013 Date de dépôt international : 31.05.2013
CIB :
G11C 5/04 (2006.01), G06F 13/16 (2006.01), G06F 13/42 (2006.01), G11C 5/06 (2006.01), G11C 7/10 (2006.01), H01L 27/00 (2006.01), G06F 12/10 (2006.01)
Déposants : QUALCOMM INCORPORATED [US/US]; Attn: International Ip Administration 5775 Morehouse Drive San Diego, California 92121 (US)
Inventeurs : SUH, Jungwon; (US).
CHUN, Dexter T.; (US)
Mandataire : TALPALATSKY, Sam; 5775 Morehouse Drive San Diego, California 92121 (US)
Données relatives à la priorité :
61/654,156 01.06.2012 US
13/752,427 29.01.2013 US
Titre (EN) INTER-CHIP MEMORY INTERFACE STRUCTURE
(FR) STRUCTURE D'INTERFACE DE MÉMOIRES INTER-PUCES
Abrégé : front page image
(EN)In an embodiment, a stacked package-on-package system has a memory die (102; 104) and a logic die (106). The memory die comprises a first memory (306) and a second memory (308), each operated independently of the other, and each having an inter-chip interface (310; 312) electrically connected to the logic die. The logic die has two independent clock sources (318; 322), one to provide a first clock signal to the first memory, and the other clock source to provide a second clock signal to the second memory.
(FR)Dans un mode de réalisation, un système d'empilement boîtier sur boîtier comporte une puce de mémoire (102; 104) et une puce de logique (106). La puce de mémoire comprend une première mémoire (306) et une seconde mémoire (308). Les deux mémoires sont activées de manière indépendante et elles comprennent chacune une interface inter-puces (310; 312) connectée électriquement à la puce de logique. La puce de logique comporte deux sources de signal d'horloge indépendantes (318; 322), l'une délivrant un premier signal d'horloge à la première mémoire, l'autre délivrant un second signal d'horloge à la seconde mémoire.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)