WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013180948) AMÉLIORATION DE LA DÉFINITION DES ÉCHELLES SUPERFICIELLES DES TRANSISTORS À TROIS PORTES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/180948    N° de la demande internationale :    PCT/US2013/041020
Date de publication : 05.12.2013 Date de dépôt international : 14.05.2013
CIB :
H01L 29/78 (2006.01), H01L 21/336 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard M/S: RNB-4-150 Santa Clara, California 95054 (US)
Inventeurs : PETHE, Abhijit Jayant; (US).
SANDFORD, Justin S.; (US).
WIEGAND, Christopher J.; (US).
JAMES, Robert D.; (US)
Mandataire : MALLIE, Michael J.; Blakely, Sokoloff, Taylor & Zafman LLP 1279 Oakmead Parkway Sunnyvale, California 94085 (US)
Données relatives à la priorité :
13/487,111 01.06.2012 US
Titre (EN) IMPROVING AREA SCALING ON TRIGATE TRANSISTORS
(FR) AMÉLIORATION DE LA DÉFINITION DES ÉCHELLES SUPERFICIELLES DES TRANSISTORS À TROIS PORTES
Abrégé : front page image
(EN)Improving an area scaling on tri-gate transistors is described. An insulating layer is deposited on a fin on a substrate. The insulating layer is recessed to expose the fin. The corner of the fin is rounded off using a noble gas. A gate dielectric layer is deposited on the rounded corner. The radius of curvature of the corner is controllable by adjusting a bias power to the substrate. The radius of curvature of the corner is determined based on the width of the fin to reduce an area scaling of the array.
(FR)L'invention concerne une amélioration de la définition des échelles superficielles des transistors à trois portes. Une couche isolante est déposée sur une ailette d'un substrat. La couche isolante est évidée de façon à dégager l'ailette. L'arrondi de l'ailette est réalisé au moyen d'un gaz noble. Une couche diélectrique de porte est déposée sur l'arrondi. Le rayon d'incurvation de l'arrondi peut être commandé par un réglage d'un courant de polarisation appliqué au substrat. Le rayon d'incurvation de l'arrondi est déterminé en fonction de la largeur de l'ailette de façon à réduire une échelle superficielle de la matrice.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)