WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013180758) PROCÉDÉ DE FABRICATION D'UNE LIGNE DE BITS ENTERRÉE AUTO-ALIGNÉE POUR MÉMOIRE VIVE DYNAMIQUE (DRAM) À CANAL VERTICAL
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/180758    N° de la demande internationale :    PCT/US2013/000142
Date de publication : 05.12.2013 Date de dépôt international : 24.05.2013
CIB :
H01L 21/8242 (2006.01), H01L 27/108 (2006.01)
Déposants : APPLIED MATERIALS, INC [US/US]; 3050 Bowers Avenue Santa Clara, CA 95054 (US) (Tous Sauf US)
Inventeurs : CHANG, Chorng-Ping; (US).
WOOD, Bingxi; (US).
PING, Er-Xuan; (US)
Mandataire : CHURCH, Shirley, L.; P.O. Box 81146 San Diego, CA 92138-1146 (US)
Données relatives à la priorité :
13/986,499 08.05.2013 US
61/689,266 31.05.2012 US
Titre (EN) METHOD OF FABRICATING A SELF-ALIGNED BURIED BIT LINE FOR A VERTICAL CHANNEL DRAM
(FR) PROCÉDÉ DE FABRICATION D'UNE LIGNE DE BITS ENTERRÉE AUTO-ALIGNÉE POUR MÉMOIRE VIVE DYNAMIQUE (DRAM) À CANAL VERTICAL
Abrégé : front page image
(EN)A method of fabricating a self-aligned buried bit line in a structure which makes up a portion of a vertical channel DRAM. The materials and processes used enable self- alignment of elements of the buried bit line during the fabrication process. In addition, the materials and processes used enable for formation of individual DRAM cells which have a buried bit line width which is 16 nm or less.
(FR)L'invention concerne un procédé de fabrication d'une ligne de bits enterrée auto-alignée dans une structure qui constitue une partie d'une DRAM à canal vertical. Les matériaux et les procédés utilisés permettent un auto-alignement des éléments de la ligne de bits enterrée au cours du processus de fabrication. Par ailleurs, les matériaux et les procédés utilisés permettent de former des cellules DRAM individuelles présentant une largeur de ligne de bits enterrée égale ou inférieure à 16 nm.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)