WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013179784) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/179784    N° de la demande internationale :    PCT/JP2013/060992
Date de publication : 05.12.2013 Date de dépôt international : 11.04.2013
CIB :
H01L 29/06 (2006.01), H01L 27/08 (2006.01)
Déposants : FUJI ELECTRIC CO., LTD. [JP/JP]; 1-1, Tanabeshinden, Kawasaki-ku, Kawasaki-shi, Kanagawa 2109530 (JP)
Inventeurs : JONISHI, Akihiro; (JP).
YAMAJI, Masaharu; (JP)
Mandataire : SAKAI, Akinori; A. SAKAI & ASSOCIATES, 20F, Kasumigaseki Building, 2-5, Kasumigaseki 3-chome, Chiyoda-ku, Tokyo 1006020 (JP)
Données relatives à la priorité :
2012-121185 28.05.2012 JP
Titre (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置および半導体装置の製造方法
Abrégé : front page image
(EN)A semiconductor device having a high withstand voltage separation structure formed from a double RESURF structure is provided with the high withstand voltage separation structure that separates a low-potential region and a high-potential region. The high withstand voltage separation structure has an annular band-shaped planar shape and is configured from straight-line portions and corner portions each connected to the straight-line portions. In the high withstand voltage separation structure, a p-type RESURF region is formed along the outer periphery of an n-type well region on the surface layer on the substrate front side of the n-type well region. By making the total impurity amount per unit area of the RESURF region smaller in the corner portion than in the straight-line portion, the position (32a) of a dose amount at which the peak value of the withstand voltage curve (32) in the corner portion is obtained can match the position (31a) of a dose amount at which the peak value of the withstand voltage (31) in the straight-line portion is obtained. As a result, the element withstand voltage can be increased, thereby making it possible to suppress reduction in element withstand voltage due to process variations.
(FR)L'invention concerne un dispositif à semi-conducteur qui présente une structure de séparation à haute tension de tenue formée à partir d'une structure RESURF double, ledit dispositif à semi-conducteur étant muni de la structure de séparation à haute tension de tenue qui sépare une région de faible potentiel et une région de potentiel élevé. La structure de séparation à haute tension de tenue, qui présente une forme plane en forme de bande annulaire, est configurée à partir de parties rectilignes et de parties coins reliées chacune aux parties rectilignes. Dans la structure de séparation à haute tension de tenue, une région RESURF de type p est formée le long de la périphérie externe d'une région de puits de type n sur la couche de surface sur le côté avant du substrat de la région de puits de type n. En rendant la quantité d'impuretés totale par unité de surface de la région RESURF plus faible dans la partie coin que dans la partie rectiligne, la position (32a) d'une quantité de dose, à laquelle la valeur maximale de la courbe de tension de tenue (32) dans la partie coin est obtenue, peut correspondre à la position (31a) d'une quantité de dose, à laquelle la valeur maximale de la tension de tenue (31) dans la partie rectiligne est obtenue. Par conséquent, la tension de tenue élémentaire peut être augmentée, ce qui rend possible de supprimer une réduction dans la tension de tenue élémentaire due à des variations de processus.
(JA) ダブルリサーフ構造からなる高耐圧分離構造を有する半導体装置であって、低電位領域と高電位領域とを分離する高耐圧分離構造を備える。高耐圧分離構造は、平面形状が環状の帯状で、直線部分と、当該直線部分に繋がるコーナー部分とからなる。高耐圧分離構造において、n型のウェル領域の基板おもて側の表面層には、n型のウェル領域の外周に沿ってp型のリサーフ領域が形成されている。リサーフ領域の単位面積当たりの総不純物量を直線部分に比べてコーナー部分で少なくすることで、コーナー部分での耐圧曲線(32)のピーク値となるドーズ量の位置(32a)を直線部分での耐圧曲線(31)のピーク値となるドーズ量の位置(31a)に合わせることができる。その結果、素子耐圧を高くすることができて、プロセスのばらつきによる素子耐圧の低下を抑制することができる。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)