WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013179700) DISPOSITIF À SEMI-CONDUCTEUR, TRANSISTOR, PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION D'UN TRANSISTOR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/179700    N° de la demande internationale :    PCT/JP2013/054484
Date de publication : 05.12.2013 Date de dépôt international : 22.02.2013
CIB :
H01L 29/66 (2006.01)
Déposants : NATIONAL INSTITUTE OF ADVANCED INDUSTRIAL SCIENCE AND TECHNOLOGY [JP/JP]; 3-1,Kasumigaseki 1-chome, Chiyoda-ku, Tokyo 1008921 (JP)
Inventeurs : TANABE Akihito; (JP)
Mandataire : HAYAMI Shinji; Gotanda TG Bldg. 9F, 9-2, Nishi-Gotanda 7-chome, Shinagawa-ku, Tokyo 1410031 (JP)
Données relatives à la priorité :
2012-124901 31.05.2012 JP
Titre (EN) SEMICONDUCTOR DEVICE, TRANSISTOR, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING TRANSISTOR
(FR) DISPOSITIF À SEMI-CONDUCTEUR, TRANSISTOR, PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION D'UN TRANSISTOR
(JA) 半導体装置、トランジスタ、半導体装置の製造方法、及び、トランジスタの製造方法
Abrégé : front page image
(EN)Designed is a transistor that includes a tunnel barrier comprising a heterojunction where the energy difference between the conduction band edge of a first material and the valence band edge of a second material is continuously varied and brought to a predetermined value while the lattice constant is kept uniform by adjusting the composition of the first material and/or the second material, the first and second materials having matching lattice constants. This results in a transistor comprising a heterojunction formed by the lattice-matched first material and second material, the transistor including a tunnel barrier for tunneling carriers between the conduction band of the first material and the valence band of the second material, and the energy difference ΔEc-v between the conduction band edge Ec of the first material and the valence band edge Ev of the second material being no greater than 0.2 eV.
(FR)La présente invention a trait à un transistor qui inclut une barrière à effet tunnel comprenant une hétérojonction où la différence énergétique entre l'extrémité de bande de conduction d'un premier matériau et l'extrémité de bande de valence d'un second matériau varie en continu et est amenée à une valeur prédéterminée tandis que la constante du réseau cristallin est maintenue uniforme en ajustant la composition du premier matériau et/ou du second matériau, les premier et second matériaux étant dotés de constantes du réseau cristallin correspondantes. Ceci permet d'obtenir un transistor qui comprend une hétérojonction comprenant le premier matériau et le second matériau à réseau correspondant, lequel transistor inclut une barrière à effet tunnel permettant de produire un effet tunnel sur les porteurs de charge entre la bande de conduction du premier matériau et la bande de valence du second matériau, et la différence énergétique ΔEc-v entre l'extrémité de bande de conduction Ec du premier matériau et l'extrémité de bande de valence Ev du second matériau étant inférieure ou égale à 0,2 eV.
(JA)格子定数が一致する第1の材料と第2の材料の少なくとも一方の材料の組成を調整することにより、格子定数を一定に保ったまま、第1の材料の伝導帯端と第2の材料の価電子帯端のエネルギー差を連続的に変化させ、当該エネルギー差が所定の値となるヘテロ接合からなるトンネル障壁を含むトランジスタを設計することで、格子整合した第1の材料及び第2の材料により形成されたヘテロ接合からなり、キャリアが第1の材料の伝導帯と、第2の材料の価電子帯の間でトンネルするトンネル障壁を含み、第1の材料の伝導帯端Ecと第2の材料の価電子帯端Evのエネルギー差ΔEc-vは、0.2eV以下であるトランジスタを実現する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)