Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2013179088 - ÉTALONNAGE D'IMPÉDANCE DE PILOTE IO

Numéro de publication WO/2013/179088
Date de publication 05.12.2013
N° de la demande internationale PCT/IB2012/052696
Date du dépôt international 30.05.2012
CIB
H03K 17/16 2006.1
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
KTECHNIQUE DE L'IMPULSION
17Commutation ou ouverture de porte électronique, c. à d. par d'autres moyens que la fermeture et l'ouverture de contacts
16Modifications pour éliminer les tensions ou courants parasites
H03K 19/0185 2006.1
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
KTECHNIQUE DE L'IMPULSION
19Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
0175Dispositions pour le couplage; Dispositions pour l'interface
0185utilisant uniquement des transistors à effet de champ
CPC
G11C 11/4096
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
401forming cells needing refreshing or charge regeneration, i.e. dynamic cells
4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
407for memory cells of the field-effect type
409Read-write [R-W] circuits 
4096Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
G11C 2207/2254
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
2207Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
22Control and timing of internal memory operations
2254Calibration
G11C 29/022
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
022in I/O circuitry
G11C 29/028
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
028with adaption or trimming of parameters
G11C 7/04
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
7Arrangements for writing information into, or reading information out from, a digital store
04with means for avoiding disturbances due to temperature effects
G11C 7/1048
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
7Arrangements for writing information into, or reading information out from, a digital store
10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
1048Data bus control circuits, e.g. precharging, presetting, equalising
Déposants
  • FREESCALE SEMICONDUCTOR, INC. [US]/[US] (AllExceptUS)
  • PRIEL, Michael [IL]/[IL] (UsOnly)
  • KUZMIN, Dan [IL]/[IL] (UsOnly)
  • SOFER, Sergey [IL]/[IL] (UsOnly)
Inventeurs
  • PRIEL, Michael
  • KUZMIN, Dan
  • SOFER, Sergey
Données relatives à la priorité
Langue de publication Anglais (en)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) IO DRIVER IMPEDANCE CALIBRATION
(FR) ÉTALONNAGE D'IMPÉDANCE DE PILOTE IO
Abrégé
(EN) An IO driver for an integrated circuit (200, 300) and a method for calibrating such an IO driver are provided. The IO driver comprises a plurality of IO driver cells (202), a plurality of IO partial driver cells (207) and an external resistor (103). The IO driver cells (202) control IO operations for a corresponding plurality of data channels of the integrated circuit (200, 300). The IO partial driver cells (207) are coupled to respective cells (202) of the plurality of IO driver cells (202). The external resistor (103) provides a reference impedance. The reference partial driver cell (204) is coupled to the external resistor (103) and is arranged to determine the reference impedance and to provide information depending on the reference impedance to the IO partial driver cells (207). The IO partial driver cells (207) are arranged to calibrate the respective IO driver cells (202) based on the provided information.
(FR) La présente invention se rapporte à un pilote IO pour un circuit intégré (200, 300) ainsi qu'à un procédé d'étalonnage de ce pilote IO. Le pilote IO comprend une pluralité de cellules de pilote IO (202), une pluralité de cellules de pilote partiel IO (207) et une résistance externe (103). Les cellules de pilote IO (202) commandent les opérations IO pour une pluralité de canaux de données correspondante du circuit intégré (200, 300). Les cellules de pilote partiel IO (207) sont couplées à des cellules (202) respectives de la pluralité de cellules de pilote IO (202). La résistance externe (103) fournit une impédance de référence. La cellule de pilote partiel de référence (204) est couplée à ladite résistance externe (103), et elle est conçue pour déterminer l'impédance de référence et pour fournir aux cellules de pilote partiel IO (207) des informations dépendant de l'impédance de référence. Les cellules de pilote partiel IO (207) sont prévues pour étalonner les cellules de pilote IO (202) respectives sur la base des informations fournies.
Related patent documents
Dernières données bibliographiques dont dispose le Bureau international