WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013177904) CIRCUIT DE COMPENSATION DE DÉCALAGE DE TENSION DE SEUIL POUR TRANSISTOR À COUCHES MINCES, CIRCUIT GOA ET ÉCRAN
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/177904    N° de la demande internationale :    PCT/CN2012/084341
Date de publication : 05.12.2013 Date de dépôt international : 08.11.2012
CIB :
G09G 3/36 (2006.01)
Déposants : BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015 (CN)
Inventeurs : XU, Chao; (CN).
ZHANG, Chunfang; (CN).
WEI, Yan; (CN)
Mandataire : LIU, SHEN & ASSOCIATES; A0601, Huibin Building No. 8 Beichen Dong Street Chaoyang District Beijing 100101 (CN)
Données relatives à la priorité :
201210176588.7 31.05.2012 CN
Titre (EN) THIN FILM TRANSISTOR THRESHOLD VOLTAGE OFFSET COMPENSATION CIRCUIT, GOA CIRCUIT, AND DISPLAY
(FR) CIRCUIT DE COMPENSATION DE DÉCALAGE DE TENSION DE SEUIL POUR TRANSISTOR À COUCHES MINCES, CIRCUIT GOA ET ÉCRAN
(ZH) 薄膜晶体管阈值电压偏移补偿电路及GOA电路、显示器
Abrégé : front page image
(EN)An output thin film transistor threshold voltage offset compensation circuit, a GOA circuit, and a display. The circuit comprises: a first capacitor (C1), comprising a first electrode and a second electrode, the first electrode being connected to the gate of an output thin film transistor and receiving a charge signal, the second electrode being connected to the drain of the output thin film transistor, the first capacitor (C1) being used for, under the action of the charge signal, making the first electrode and the second electrode have a same voltage, so that a voltage difference between the drain and the source of the output thin film transistor is equal to a threshold voltage thereof; a first switch unit (T1), connected to the drain and the source of the output thin film transistor, and opening under the action of a first clock signal (CLK1), so that a voltage difference between the gate and the source of the output thin film transistor is equal to the threshold voltage thereof.
(FR)L'invention concerne un circuit de compensation de décalage de tension de seuil pour transistor à couches minces de sortie, un circuit GOA et un écran. Ledit circuit comprend : un premier condensateur (C1) comportant une première électrode et une seconde électrode, la première électrode étant connectée à la grille d'un transistor à couches minces de sortie et recevant un signal de charge, la seconde électrode étant connectée au drain dudit transistor à couches minces de sortie, et le premier condensateur (C1) servant à donner, sous l'action du signal de charge, la même tension à la première et à la seconde électrode afin que la différence de tension entre le drain et la source du transistor à couches minces de sortie soit égale à sa tension de seuil; et une première unité de commutation (T1) connectée au drain et à la source du transistor à couches minces de sortie et s'ouvrant sous l'action d'un premier signal d'horloge (CLK1) de manière à ce que la différence de tension entre la grille et la source du transistor à couches minces de sortie soit égale à sa tension de seuil.
(ZH)一种输出薄膜晶体管阈值电压偏移补偿电路及GOA电路、显示器,该电路包括:第一电容(C1),包括第一电极和第二电极,所述第一电极与所述输出薄膜晶体管的栅极连接并接收充电信号,所述第二电极与所述输出薄膜晶体管的漏极连接;所述第一电容(C1)用于在充电信号的作用下使其第一电极和第二电极具有相同电压,以使所述输出薄膜晶体管的漏极和源极之间的电压差等于其阈值电压;第一开关单元(T1),分别与所述输出薄膜晶体管的漏极和源极连接,用于在第一时钟信号(CLK1)的作用下开启,以使所述输出薄膜晶体管的栅极和源极之间的电压差等于其阈值电压。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)