WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013076820) DISPOSITIF SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2013/076820 N° de la demande internationale : PCT/JP2011/076942
Date de publication : 30.05.2013 Date de dépôt international : 22.11.2011
Demande présentée en vertu du Chapitre 2 : 05.04.2012
CIB :
H01L 29/78 (2006.01)
Déposants : HIRABAYASHI Yasuhiro[JP/JP]; JP (UsOnly)
SENOO Masaru[JP/JP]; JP (UsOnly)
TOYOTA JIDOSHA KABUSHIKI KAISHA[JP/JP]; 1, Toyota-cho, Toyota-shi, Aichi 4718571, JP (AllExceptUS)
Inventeurs : HIRABAYASHI Yasuhiro; JP
SENOO Masaru; JP
Mandataire : KAI-U PATENT LAW FIRM; NAGOYA LUCENT TOWER 9F, 6-1, Ushijima-cho, Nishi-ku, Nagoya-shi, Aichi 4516009, JP
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置
Abrégé : front page image
(EN) This first semiconductor device is provided with a semiconductor substrate comprising a cell region and a non-cell region provided to the periphery of the cell region. The cell region is provided with: a first semiconductor region of a first electroconductivity type; a second semiconductor region of a second electroconductivity type formed on a surface of the semiconductor substrate on the side of the surface of the first semiconductor region; a trench-type insulated gate that is formed to a depth penetrating through the second semiconductor region from the surface side of the semiconductor substrate and coming into contact with the first semiconductor region, the longitudinal direction stretching in a first direction; and a first trench electroconductor, at least a part of which is formed in the cell region between the insulated gate and the non-cell region, and in which a trench is filled with an electroconductor covered with an insulating film. The first trench electroconductor is provided with a first portion that stretches in the first direction and a second portion that projects out in a second direction orthogonal to the first direction and oriented from the cell region side toward the non-cell region; at least a part of the bottom of the second portion reaches a position deeper than the boundary between the first semiconductor region and the second semiconductor region.
(FR) La présente invention se rapporte à un premier dispositif semi-conducteur qui est pourvu : d'un substrat semi-conducteur qui comprend une région cellulaire et une région non cellulaire agencée à la périphérie de la région cellulaire. La région cellulaire est pourvue : d'une première région semi-conductrice présentant un premier type d'électroconductivité; d'une seconde région semi-conductrice présentant un second type d'électroconductivité formée sur une surface du substrat semi-conducteur côté surface de la première région semi-conductrice; d'une grille isolée du type tranchée qui est formée jusqu'à une profondeur qui pénètre dans la seconde région semi-conductrice depuis la surface du substrat semi-conducteur et qui vient en contact avec la première région semi-conductrice, la direction longitudinale s'étendant dans une première direction; et d'un premier électroconducteur de tranchée, dont au moins une partie est formée dans la région cellulaire entre la grille isolée et la région non cellulaire, et dans lequel une tranchée est remplie d'un électroconducteur recouvert d'un film isolant. Le premier électroconducteur de tranchée est pourvu d'une première partie qui s'étend dans la première direction, et d'une seconde partie qui fait saillie dans une seconde direction qui est orthogonale à la première direction et orientée par rapport au côté région cellulaire vers la région non cellulaire; au moins une partie du fond de la seconde partie atteignant une position plus profonde que la frontière entre la première région semi-conductrice et la seconde région semi-conductrice.
(JA)  本明細書が開示する第1の半導体装置は、セル領域と、セル領域の周辺に設けられた非セル領域とを含む半導体基板を備えている。セル領域は、第1導電型の第1半導体領域と、第1半導体領域の表面側の半導体基板の表面に形成された第2導電型の第2半導体領域と、半導体基板の表面側から第2半導体領域を貫通して第1半導体領域と接する深さまで形成されており、長手方向が第1方向に伸びるトレンチ型の絶縁ゲートと、絶縁ゲートと非セル領域との間のセル領域に少なくともその一部が形成され、トレンチ内に絶縁膜に被覆された導電体が充填されている第1トレンチ導電体とを備えている。第1トレンチ導電体は、第1方向に伸びる第1部分と、第1方向に直交し、セル領域側から非セル領域に向かう第2方向に突出する第2部分とを備えており、第2部分の底部の少なくとも一部は、第1半導体領域と第2半導体領域の境界よりも深い位置に達している。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)