WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013076796) CIRCUIT DE COMMUTATION DE FRÉQUENCE, SYSTÈME DE COMMUNICATION DE DONNÉES ET PROCÉDÉ DE COMMUTATION DE FRÉQUENCE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/076796    N° de la demande internationale :    PCT/JP2011/076832
Date de publication : 30.05.2013 Date de dépôt international : 21.11.2011
CIB :
H04L 7/00 (2006.01)
Déposants : FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588 (JP) (Tous Sauf US).
OSONOI, Takeshi [JP/JP]; (JP) (US Seulement)
Inventeurs : OSONOI, Takeshi; (JP)
Mandataire : ITOH, Tadahiko; 16th Floor, Marunouchi MY PLAZA (Meiji Yasuda Seimei Building), 1-1, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1000005 (JP)
Données relatives à la priorité :
Titre (EN) FREQUENCY SWITCHING CIRCUIT, DATA COMMUNICATION SYSTEM, AND FREQUENCY SWITCHING METHOD
(FR) CIRCUIT DE COMMUTATION DE FRÉQUENCE, SYSTÈME DE COMMUNICATION DE DONNÉES ET PROCÉDÉ DE COMMUTATION DE FRÉQUENCE
(JA) 周波数乗り換え回路、データ通信システム、及び周波数乗り換え方法
Abrégé : front page image
(EN)This frequency switching circuit includes: a first counting circuit which counts the number of pulses of a first clock signal in a predetermined period in order to generate a first count value; a second counting circuit which counts the number of pulses of a second clock signal in a predetermined period in order to generate a second count value; a buffer into which data is written in synchronization with the pulses of the first clock signal and out of which data is read in synchronization with the pulses of the second clock signal; and a control circuit which, with respect to a number of pulses equal to the second count value among consecutive pulses of the first clock signal which are of an equal number to the first count value, sets the buffer to a write-enabled state, and with respect to the remaining pulses, sets the buffer to a write-disabled state.
(FR)L'invention concerne un circuit de commutation de fréquence qui comprend : un premier circuit de comptage qui compte le nombre d'impulsions d'un premier signal d'horloge dans une période prédéterminée de façon à générer une première valeur de comptage ; un second circuit de comptage qui compte le nombre d'impulsions d'un second signal d'horloge dans une période prédéterminée de façon à générer une seconde valeur de comptage ; un tampon dans lequel des données sont écrites en synchronisation avec les impulsions du premier signal d'horloge et en dehors duquel des données sont lues en synchronisation avec les impulsions du second signal d'horloge ; et un circuit de commande qui, par rapport à un nombre d'impulsions égal à la seconde valeur de comptage parmi des impulsions consécutives du premier signal d'horloge qui sont d'un nombre égal à la première valeur de comptage, configure le tampon dans un état d'autorisation d'écriture, et par rapport aux impulsions restantes, configure le tampon dans un état de non-autorisation d'écriture.
(JA) 周波数乗り換え回路は、第1のクロック信号のパルス数を所定期間において計数し第1の計数値を生成する第1の計数回路と、第2のクロック信号のパルス数を所定期間において計数し第2の計数値を生成する第2の計数回路と、第1のクロック信号のパルスに同期してデータが書き込まれ、第2のクロック信号のパルスに同期してデータが読み出されるバッファと、第1の計数値に等しい数の第1のクロック信号の連続するパルスのうち、第2の計数値に等しい数のパルスに対してはバッファを書き込み可の状態にし、残りのパルスに対してはバッファを書き込み不可の状態にする制御回路とを含む。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)