WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2013076772) DISPOSITIF D'AFFICHAGE ET SON PROCÉDÉ DE COMMANDE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2013/076772 N° de la demande internationale : PCT/JP2011/006543
Date de publication : 30.05.2013 Date de dépôt international : 24.11.2011
Demande présentée en vertu du Chapitre 2 : 10.01.2013
CIB :
G09G 3/30 (2006.01) ,G09G 3/20 (2006.01)
G PHYSIQUE
09
ENSEIGNEMENT; CRYPTOGRAPHIE; PRÉSENTATION; PUBLICITÉ; SCEAUX
G
DISPOSITIONS OU CIRCUITS POUR LA COMMANDE DE L'AFFICHAGE UTILISANT DES MOYENS STATIQUES POUR PRÉSENTER UNE INFORMATION VARIABLE
3
Dispositions ou circuits de commande présentant un intérêt uniquement pour l'affichage utilisant des moyens de visualisation autres que les tubes à rayons cathodiques
20
pour la présentation d'un ensemble de plusieurs caractères, p.ex. d'une page, en composant l'ensemble par combinaison d'éléments individuels disposés en matrice
22
utilisant des sources de lumière commandées
30
utilisant des panneaux électroluminescents
G PHYSIQUE
09
ENSEIGNEMENT; CRYPTOGRAPHIE; PRÉSENTATION; PUBLICITÉ; SCEAUX
G
DISPOSITIONS OU CIRCUITS POUR LA COMMANDE DE L'AFFICHAGE UTILISANT DES MOYENS STATIQUES POUR PRÉSENTER UNE INFORMATION VARIABLE
3
Dispositions ou circuits de commande présentant un intérêt uniquement pour l'affichage utilisant des moyens de visualisation autres que les tubes à rayons cathodiques
20
pour la présentation d'un ensemble de plusieurs caractères, p.ex. d'une page, en composant l'ensemble par combinaison d'éléments individuels disposés en matrice
Déposants : ONO, Shinya; null (UsOnly)
KANEGAE, Arinobu; null (UsOnly)
TSUGE, Hitoshi; null (UsOnly)
EBISUNO, Kouhei; null (UsOnly)
PANASONIC CORPORATION[JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501, JP (AllExceptUS)
Inventeurs : ONO, Shinya; null
KANEGAE, Arinobu; null
TSUGE, Hitoshi; null
EBISUNO, Kouhei; null
Mandataire : NII, Hiromori; c/o NII Patent Firm, 6F, Tanaka Ito Pia Shin-Osaka Bldg.,3-10, Nishi Nakajima 5-chome, Yodogawa-ku, Osaka-city, Osaka 5320011, JP
Données relatives à la priorité :
Titre (EN) DISPLAY DEVICE AND CONTROL METHOD THEREOF
(FR) DISPOSITIF D'AFFICHAGE ET SON PROCÉDÉ DE COMMANDE
(JA) 表示装置及びその制御方法
Abrégé :
(EN) Each of multiple pixel circuits (10) in a display device is provided with a driving transistor (TD) connected at one of the source and the drain terminals to a power line (VDD), a capacitance element (Cs) connected at a first terminal to the gate terminal of the driving transistor (TD), a switching element (T1) for switching between conduction and non-conduction between a second terminal of the capacitance element (Cs) and a data line (DATA), a switching element (T2) for switching between conduction and non-conduction between the second terminal of the capacitance element (Cs) and the source terminal of the driving transistor (TD), a switching element (T3) for switching between conduction and non-conduction between the first terminal of the capacitance element (Cs) and a reference voltage line (Vref), and a light-emitting element (EL) having a first terminal connected to the other of the source and the drain terminals of the driving transistor (TD) and a second terminal connected to the power line (VSS), wherein the reference voltage line (REF) applies, between the gate and the source terminals of the driving transistor (TD), a forward bias voltage greater than the threshold voltage.
(FR) Selon l'invention, chaque circuit de pixel parmi de multiples circuits de pixel (10) dans un dispositif d'affichage comprend un transistor d'attaque (TD) connecté par l'une des ces bornes de source et de drain à une ligne d'alimentation (VDD), un élément capacitif (Cs) connecté par une première borne à la borne de grille du transistor d'attaque (TD), un élément de commutation (T1) pour commuter entre conduction et non-conduction entre une seconde borne de l'élément capacitif (Cs) et une ligne de données (DONNEES), un élément de commutation (T2) pour commuter entre conduction et non-conduction entre la seconde borne de l'élément capacitif (Cs) et la borne de source du transistor d'attaque (TD), un élément de commutation (T3) pour commuter entre conduction et non-conduction entre la première borne de l'élément capacitif (Cs) et une ligne de tension de référence (VREF) et un élément électroluminescent (EL) ayant une première borne connectée à l'autre des bornes de source et de drain du transistor d'attaque (TD) et une seconde borne connectée à la ligne d'alimentation (VSS). La ligne de tension de référence (REF) applique, entre les bornes de grille et de source du transistor d'attaque (TD), une tension de polarisation directe supérieure à la tension de seuil.
(JA)  表示装置が備える複数の画素回路(10)の各々は、ソース・ドレイン端子の一方が電源線(VDD)に接続された駆動トランジスタ(TD)と、第1端子が駆動トランジスタ(TD)のゲート端子に接続された容量素子(Cs)と、容量素子(Cs)の第2端子とデータ線(DATA)との導通及び非導通を切り換えるスイッチング素子(T1)と、容量素子(Cs)の第2の端子と駆動トランジスタ(TD)のソース端子との導通及び非導通を切り換えるスイッチング素子(T2)と、容量素子(Cs)の第1端子と参照電圧線(Vref)との導通及び非導通を切り換えるスイッチング素子(T3)と、第1端子が駆動トランジスタ(TD)のソース・ドレイン端子の他方と接続され第2端子が電源線(VSS)に接続された発光素子(EL)とを備え、参照電圧線(Vref)は、駆動トランジスタ(TD)のゲート・ソース端子間に閾値電圧よりも大きな順バイアス電圧を与える。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)