WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013073539) DISPOSITIF SEMI-CONDUCTEUR À FORTE RÉSISTANCE À LA TENSION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2013/073539 N° de la demande internationale : PCT/JP2012/079435
Date de publication : 23.05.2013 Date de dépôt international : 13.11.2012
CIB :
H01L 21/8234 (2006.01) ,H01L 21/336 (2006.01) ,H01L 27/088 (2006.01) ,H01L 29/06 (2006.01) ,H01L 29/78 (2006.01)
Déposants : FUJI ELECTRIC CO., LTD.[JP/JP]; 1-1, Tanabeshinden, Kawasaki-ku, Kawasaki-shi, Kanagawa 2109530, JP
Inventeurs : YAMAJI, Masaharu; JP
SUMIDA, Hitoshi; JP
Mandataire : SAKAI, Akinori; A. SAKAI & ASSOCIATES, 20F, Kasumigaseki Building, 2-5, Kasumigaseki 3-chome, Chiyoda-ku, Tokyo 1006020, JP
Données relatives à la priorité :
2011-24837514.11.2011JP
Titre (EN) HIGH-VOLTAGE-RESISTANCE SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR À FORTE RÉSISTANCE À LA TENSION
(JA) 高耐圧半導体装置
Abrégé : front page image
(EN) In the present invention, a voltage resistance region is formed in a manner so as to encircle a logical circuit formation region, high-voltage-resistance MOSFETs (71, 72) for level shifting are formed at a portion of the voltage resistance region, a p-opening region (131) is formed between the drain region of the high-voltage-resistance MOSFETs (71, 72) and the logical circuit formation region, and a shield layer (300) that connects to the negative electrode side of an electricity source connected to the logical circuit formation region is disposed on the p-opening region (131). As a result, it is possible to provide a high-voltage-resistance semiconductor device having a level shift circuit capable of a stable operation in long-term reliability and during switching of a high-voltage-resistance IC.
(FR) Selon la présente invention, une région de résistance à la tension est formée de manière à entourer une région de formation de circuit logique, des transistors MOSFET à forte résistance à la tension (71, 72) permettant un décalage de niveau sont formés au niveau d'une partie de la région de résistance à la tension, une région d'ouverture p (131) est formée entre la région de drain des transistors MOSFET à forte résistance à la tension (71, 72) et la région de formation de circuit logique, et une couche de protection (300) qui est reliée au côté électrode négative d'une source d'électricité raccordée à la région de formation de circuit logique est disposée sur la région d'ouverture p (131). Il s'ensuit qu'il est possible d'obtenir un dispositif semi-conducteur à forte résistance à la tension qui comprend un circuit de décalage de niveau qui fait preuve d'un fonctionnement stable et d'une fiabilité sur le long terme et pendant la commutation d'un circuit intégré à forte résistance à la tension.
(JA)  論理回路形成領域を囲むように耐圧領域が形成され、この耐圧領域の一部にレベルシフト用の高耐圧MOSFET(71,72)が形成され、この高耐圧MOSFET(71,72)のドレイン領域と論理回路形成領域との間にp-開口部領域(131)を形成し、このp-開口部領域(131)上に論理回路形成領域に接続される電源の負極側に接続するシールド層(300)を配置する。これにより、高耐圧ICのスイッチング時や長期信頼性において安定した動作ができるレベルシフト回路を有する高耐圧半導体装置を提供することができる。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)