WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013067200) PROCÉDÉ ET APPAREIL POUR LIAISON SÉRIE DE FAIBLE PUISSANCE À HORLOGE DE PHASE ADAPTÉE AU RÉCEPTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/067200    N° de la demande internationale :    PCT/US2012/063089
Date de publication : 10.05.2013 Date de dépôt international : 01.11.2012
Demande présentée en vertu du Chapitre 2 :    09.10.2013    
CIB :
H04L 7/033 (2006.01), H03L 7/081 (2006.01), H04L 25/02 (2006.01)
Déposants : QUALCOMM INCORPORATED [US/US]; Attn: International Ip Administration 5775 Morehouse Drive San Diego, California 92121 (US)
Inventeurs : PARK, Dongmin; (US).
SAVOJ, Jafar; (US).
KIM, Beomsup; (US)
Mandataire : TALPALATSKY, Sam; Qualcomm Incorporated 5775 Morehouse Drive San Diego, California 92121 (US)
Données relatives à la priorité :
13/286,350 01.11.2011 US
Titre (EN) METHOD AND APPARATUS FOR RECEIVER ADAPTIVE PHASE CLOCKED LOW POWER SERIAL LINK
(FR) PROCÉDÉ ET APPAREIL POUR LIAISON SÉRIE DE FAIBLE PUISSANCE À HORLOGE DE PHASE ADAPTÉE AU RÉCEPTEUR
Abrégé : front page image
(EN)A serial bit stream having a given bit per second rate is received and distributed to a plurality of phase shifted samplers. A multi-phase sampling trigger is generated at a rate lower than the given bit per second rate, and each of the phase shifted samplers is controlled by one of the phases of the multi-phase sampling trigger. The time spacing between phases of the multi-phase sampling trigger is the inverse of the given bit per second rate. The phase of the multi-phase sampling trigger is aligned with the phase of the serial bit, to collectively recover by the plurality of phase shifted samplers a plurality of consecutive bits from the serial bit stream.
(FR)Train de bits série ayant une vitesse bit par seconde donnée qui est reçu et distribué à une pluralité d'échantillonneurs déphasés. Un déclencheur d'échantillonnage multi-phase est généré à une vitesse inférieure à la vitesse bit par seconde donnée, et chacun des échantillonneurs déphasés est commandé par l'une des phases du déclencheur d'échantillonnage multi-phase. L'espace de temps entre les phases du déclencheur d'échantillonnage multi-phase est l'inverse de la vitesse bit par seconde donnée. La phase du déclencheur d'échantillonnage multi-phase est alignée sur la phase du bit série, afin de récupérer collectivement par la pluralité d'échantillonneurs déphasés une pluralité de bits consécutifs du train de bits série.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)