WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013063351) AJUSTEMENT DE TENSION SEUIL POUR TRANSISTOR À EFFET DE CHAMP À OXYDES MÉTALLIQUES (MOSFET) EN CORPS MINCE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/063351    N° de la demande internationale :    PCT/US2012/062048
Date de publication : 02.05.2013 Date de dépôt international : 26.10.2012
CIB :
H01L 29/786 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road Armonk, NY 10504 (US)
Inventeurs : BRODSKY, Mary, Jane; (US).
CAI, Ming; (US).
GUO, Dechao; (US).
HENSON, William, K.; (US).
NARASIMHA, Shreesh; (US).
LIANG, Yue; (US).
SONG, Liyang; (US).
WANG, Yanfeng; (US).
YEH, Chun-chen; (US)
Mandataire : MAURI, Robert, J.; Harrington & Smith Attorney at Law, LLC 4 Research Drive Shelton, CT 06484-6212 (US)
Données relatives à la priorité :
13/282,619 27.10.2011 US
Titre (EN) THRESHOLD VOLTAGE ADJUSTMENT FOR THIN BODY MOSFETS
(FR) AJUSTEMENT DE TENSION SEUIL POUR TRANSISTOR À EFFET DE CHAMP À OXYDES MÉTALLIQUES (MOSFET) EN CORPS MINCE
Abrégé : front page image
(EN)A structure includes a substrate; a transistor disposed over the substrate, the transistor comprising a fin comprised of Silicon that is implanted with Carbon; and a gate dielectric layer and gate metal layer overlying a portion of the fin that defines a channel of the transistor. In the structure a concentration of Carbon within the fin is selected to establish a desired voltage threshold of the transistor. Methods to fabricate a FinFET transistor are also disclosed. Also disclosed is a planar transistor having a Carbon-implanted well where the concentration of the Carbon within the well is selected to establish a desired voltage threshold of the transistor.
(FR)Selon la présente invention, une structure comprend un substrat ; un transistor disposé sur le substrat, le transistor comprenant une ailette comprenant du silicium qui est implanté avec du carbone ; et une couche diélectrique de grille et une couche de métal de grille recouvrant une partie de l'ailette qui définit un canal du transistor. Dans la structure, une concentration de carbone dans l'ailette est choisie pour établir un seuil de tension désiré du transistor. La présente invention porte également sur des procédés pour fabriquer un transistor à effet de champ à ailette (FinFET). La présente invention porte également sur un transistor plan ayant un puits à carbone implanté où la concentration de carbone dans le puits est choisie pour établir un seuil de tension désiré du transistor.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)