WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013061553) DISPOSITIF SEMI-CONDUCTEUR EN COUCHES MINCES ET PROCÉDÉ DE FABRICATION DE CELUI-CI
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/061553    N° de la demande internationale :    PCT/JP2012/006699
Date de publication : 02.05.2013 Date de dépôt international : 19.10.2012
CIB :
H01L 21/336 (2006.01), H01L 21/20 (2006.01), H01L 29/786 (2006.01), H01L 51/50 (2006.01), H05B 33/08 (2006.01), H05B 33/10 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP).
PANASONIC LIQUID CRYSTAL DISPLAY CO., LTD. [JP/JP]; 1-6, Megahida-cho, Shikama-ku, Himeji-shi, Hyogo 6728033 (JP)
Inventeurs : OOTAKA, Sei; .
YOSHIOKA, Hiroshi; .
KAWASHIMA, Takahiro; .
NISHITANI, Hikaru;
Mandataire : NII, Hiromori; c/o NII Patent Firm, 6F, Tanaka Ito Pia Shin-Osaka Bldg.,3-10, Nishi Nakajima 5-chome, Yodogawa-ku, Osaka-city, Osaka 5320011 (JP)
Données relatives à la priorité :
2011-234398 25.10.2011 JP
Titre (EN) THIN-FILM SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF SEMI-CONDUCTEUR EN COUCHES MINCES ET PROCÉDÉ DE FABRICATION DE CELUI-CI
(JA) 薄膜半導体装置及びその製造方法
Abrégé : front page image
(EN)This method for manufacturing a thin-film semiconductor device (100) includes: a step in which a substrate (1) is prepared; a step in which a gate electrode (2) is formed above the substrate (1); a step in which a gate insulating film (3) is formed above the substrate (1); a step in which an amorphous film (an amorphous silicon film (4a)) is formed above the substrate (1); a step in which the amorphous film is crystallized, a plurality of subgrains formed with different crystal orientations is enclosed inside a single crystal, and a crystalline film (a crystalline silicon film (4C)), which has first crystals (41C) that have subgrain boundaries formed by a plurality of crystal planes between the plurality of subgrains, and second crystals (42C) that have an average grain size smaller than the average grain size of the first crystals, are formed; a step in which the thickness of the crystalline film is thinned; and a step in which a source electrode (7S) and a drain electrode (7D) are formed above the substrate (1).
(FR)La présente invention porte sur un procédé de fabrication de dispositif semi-conducteur en couches minces (100) qui comprend : une étape dans laquelle un substrat (1) est préparé; une étape dans laquelle une électrode de grille (2) est formée au-dessus du substrat (1); une étape dans laquelle un film d'isolation de grille (3) est formé au-dessus du substrat (1); une étape dans laquelle un film amorphe (un film de silicium amorphe (4a)) est formé au-dessus du substrat (1); une étape dans laquelle le film amorphe est cristallisé, une pluralité de sous-grains formés ayant différentes orientations cristallines est enfermé à l'intérieur d'un monocristal, et un film cristallisé (un film de silicium cristallisé (4C)), qui a de premiers cristaux (41C) qui ont des sous-joints de grain formés par une pluralité de plans cristallins entre la pluralité de sous-grains, et de seconds cristaux (42C) qui ont une dimension moyenne de grain plus petite que la dimension moyenne de grain des premiers cristaux, est formé; une étape dans laquelle l'épaisseur du film cristallisé est amincie; et une étape dans laquelle une électrode de source (7S) et une électrode de drain (7D) sont formées au-dessus du substrat (1).
(JA) 本発明に係る薄膜半導体装置(100)の製造方法は、基板(1)を準備する工程と、基板(1)の上方にゲート電極(2)を形成する工程と、基板(1)の上方にゲート絶縁膜(3)を形成する工程と、基板(1)の上方に非晶質膜(非晶質シリコン膜(4a))を形成する工程と、非晶質膜を結晶化して、一つの結晶内に異なる結晶方位により形成された複数の副結晶を内包し、前記複数の副結晶の間に複数の結晶面によって形成された副粒界を有する第1結晶(41C)と、平均粒径が前記第1結晶の平均結晶粒径よりも小さい第2結晶(42C)を有する結晶性膜(結晶性シリコン膜(4C))を形成する工程と、結晶性膜の膜厚を薄くする工程と、基板(1)の上方に、ソース電極(7S)及びドレイン電極(7D)を形成する工程と、を含む。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)