WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013061528) TRANSISTOR EN COUCHES MINCES, ÉLÉMENT ÉLECTROLUMINESCENT (EL) ORGANIQUE ET PROCÉDÉ DE FABRICATION DE TRANSISTOR EN COUCHES MINCES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/061528    N° de la demande internationale :    PCT/JP2012/006484
Date de publication : 02.05.2013 Date de dépôt international : 10.10.2012
Demande présentée en vertu du Chapitre 2 :    25.02.2013    
CIB :
H01L 29/786 (2006.01), H01L 21/312 (2006.01), H01L 21/336 (2006.01), H01L 51/05 (2006.01), H01L 51/50 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP)
Inventeurs : UKEDA, Takaaki; .
MIYAMOTO, Akihito; .
NANAI, Norishige;
Mandataire : NII, Hiromori; c/o NII Patent Firm, 6F, Tanaka Ito Pia Shin-Osaka Bldg.,3-10, Nishi Nakajima 5-chome, Yodogawa-ku, Osaka-city, Osaka 5320011 (JP)
Données relatives à la priorité :
2011-233305 24.10.2011 JP
Titre (EN) THIN FILM TRANSISTOR, ORGANIC EL LIGHT EMITTING ELEMENT, AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR
(FR) TRANSISTOR EN COUCHES MINCES, ÉLÉMENT ÉLECTROLUMINESCENT (EL) ORGANIQUE ET PROCÉDÉ DE FABRICATION DE TRANSISTOR EN COUCHES MINCES
(JA) 薄膜トランジスタ、有機EL発光素子及び薄膜トランジスタの製造方法
Abrégé : front page image
(EN)This thin film transistor has: a gate electrode (2) positioned on a substrate (1); a gate insulating layer (3) covering the gate electrode (2); a semiconductor layer (7) formed on the gate insulating layer (3); and a source electrode (4) and a drain electrode (5), which are electrically connected to the semiconductor layer (7). The gate insulating layer (3) includes: a first region (31) positioned above the gate electrode (2); and a second region (32), which is composed of a material same as that of the first region (31), and is positioned at an area different from the area above the gate electrode (2). The density of the first region (31) is higher than that of the second region (32).
(FR)La présente invention porte sur un transistor en couches minces qui a : une électrode de grille (2) positionnée sur un substrat (1); une couche d'isolation de grille (3) recouvrant l'électrode de grille (2); une couche de semi-conducteur (7) formée sur la couche d'isolation de grille (3); et une électrode de source (4) et une électrode de drain (5), qui sont électriquement reliées à la couche de semi-conducteur (7). La couche d'isolation de grille (3) comprend : une première région (31) positionnée au-dessus de l'électrode de grille (2); et une seconde région (32) qui est composée d'une matière identique à celle de la première région (31), et est positionnée à une zone différente de la zone au-dessus de l'électrode de grille (2). La densité de la première région (31) est supérieure à celle de la seconde région (32).
(JA) 本発明に係る薄膜トランジスタは、基板(1)上に位置するゲート電極(2)と、ゲート電極(2)を被覆するゲート絶縁層(3)と、ゲート絶縁層(3)上に形成された半導体層(7)と、半導体層(7)と電気的に接続するソース電極(4)及びドレイン電極(5)と、を有し、ゲート絶縁層(3)は、ゲート電極(2)の上方に位置する第1領域(31)と、第1領域(31)と同一物質からなりゲート電極(2)の上方とは異なる場所に位置する第2領域(32)とを含み、第1領域(31)の密度は、第2領域(32)の密度よりも高い。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)