WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2013061383) DISPOSITIF SEMI-CONDUCTEUR EN COUCHES MINCES ET PROCÉDÉ DE PRODUCTION DE CELUI-CI
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2013/061383 N° de la demande internationale : PCT/JP2011/006050
Date de publication : 02.05.2013 Date de dépôt international : 28.10.2011
CIB :
H01L 29/786 (2006.01) ,H01L 21/336 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
786
Transistors à couche mince
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335
Transistors à effet de champ
336
à grille isolée
Déposants : HAYASHI, Hiroshi; null (UsOnly)
KAWASHIMA, Takahiro; null (UsOnly)
KAWACHI, Genshiro; null (UsOnly)
PANASONIC CORPORATION[JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501, JP (AllExceptUS)
PANASONIC LIQUID CRYSTAL DISPLAY CO., LTD.[JP/JP]; 1-6, Megahida-cho, Shikama-ku, Himeji-shi, Hyogo 6728033, JP (AllExceptUS)
Inventeurs : HAYASHI, Hiroshi; null
KAWASHIMA, Takahiro; null
KAWACHI, Genshiro; null
Mandataire : NII, Hiromori; c/o NII Patent Firm, 6F, Tanaka Ito Pia Shin-Osaka Bldg.,3-10, Nishi Nakajima 5-chome, Yodogawa-ku, Osaka-city, Osaka 5320011, JP
Données relatives à la priorité :
Titre (EN) THIN FILM SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING SAME
(FR) DISPOSITIF SEMI-CONDUCTEUR EN COUCHES MINCES ET PROCÉDÉ DE PRODUCTION DE CELUI-CI
(JA) 薄膜半導体装置及びその製造方法
Abrégé :
(EN) This method for producing a thin film semiconductor device (10) includes: a first step for preparing a substrate (1); a second step for forming a gate electrode (2) on the substrate (1); a third step for forming a gate insulating film (3) as a first insulating film on the gate electrode (2); a fourth step for forming an amorphous semiconductor thin film (4a) that is to be a channel layer (4) on the gate insulating film (3); a fifth step for forming a channel protecting film (5) as a second insulating film on the amorphous semiconductor thin film (4a); a sixth step for increasing the transmittance of the channel protecting film (5) by radiating laser light at the channel protecting film (5); and a seventh step for forming a source electrode (7S) and a drain electrode (7D) above the channel layer (4).
(FR) La présente invention porte sur un procédé de production de dispositif semi-conducteur en couches minces (10), qui comprend : une première étape pour préparer un substrat (1) ; une deuxième étape pour former une électrode de grille (2) sur le substrat (1) ; une troisième étape pour former un film d'isolation de grille (3) en tant que premier film d'isolation sur l'électrode de grille (2) ; une quatrième étape pour former un film mince semi-conducteur amorphe (4a) qui est destiné être une couche de canal (4) sur le film d'isolation de grille (3) ; une cinquième étape pour former un film de protection de canal (5) en tant que second film d'isolation sur le film mince semi-conducteur amorphe (4a) ; une sixième étape pour augmenter la transmittance du film de protection de canal (5) par le rayonnement d'un lumière laser au film de protection de canal (5) ; et une septième étape pour former une électrode de source (7S) et une électrode de drain (7B) au-dessus de la couche de canal (4).
(JA)  本発明に係る薄膜半導体装置(10)の製造方法は、基板(1)を準備する第1工程と、基板(1)上にゲート電極(2)を形成する第2工程と、ゲート電極(2)上に第1絶縁膜としてゲート絶縁膜(3)を形成する第3工程と、ゲート絶縁膜(3)上に、チャネル層(4)となる非結晶質の半導体薄膜(4a)を形成する第4工程と、非結晶質の半導体薄膜(4a)上に、第2絶縁膜としてチャネル保護膜(5)を形成する第5工程と、チャネル保護膜(5)にレーザー光を照射することにより、チャネル保護膜(5)の透過率を高くする第6工程と、チャネル層(4)の上方にソース電極(7S)及びドレイン電極(7D)を形成する第7工程と、を含む。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)