WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013058232) DIODE PASTILLE ET BOÎTIER DE DIODE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/058232    N° de la demande internationale :    PCT/JP2012/076684
Date de publication : 25.04.2013 Date de dépôt international : 16.10.2012
CIB :
H01L 29/861 (2006.01), H01L 23/28 (2006.01), H01L 29/06 (2006.01), H01L 29/868 (2006.01)
Déposants : ROHM CO., LTD. [JP/JP]; 21, Saiin Mizosaki-cho, Ukyo-ku, Kyoto-shi, Kyoto 6158585 (JP)
Inventeurs : YAMAMOTO, Hiroki; (JP)
Mandataire : INAOKA Kosaku; c/o AI ASSOCIATION OF PATENT AND TRADEMARK ATTORNEYS, Sun Mullion NBF Tower, 21st Floor, 6-12, Minamihommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410054 (JP)
Données relatives à la priorité :
2011-227964 17.10.2011 JP
2011-270253 09.12.2011 JP
2012-060557 16.03.2012 JP
2012-060558 16.03.2012 JP
2012-060559 16.03.2012 JP
2012-086784 05.04.2012 JP
2012-148862 02.07.2012 JP
2012-149732 03.07.2012 JP
2012-149733 03.07.2012 JP
2012-149734 03.07.2012 JP
2012-217882 28.09.2012 JP
Titre (EN) CHIP DIODE AND DIODE PACKAGE
(FR) DIODE PASTILLE ET BOÎTIER DE DIODE
(JA) チップダイオードおよびダイオードパッケージ
Abrégé : front page image
(EN)[Problem] To provide a chip diode in which the p-n junction formed on the semiconductor layer can be prevented from being destroyed and fluctuations in characteristics can be minimized, even when the pad for providing an electrical connection with the exterior is subjected to significant stress; and to provide a diode package having the chip diode. [Solution] A chip diode (15) including: an epitaxial layer (21) provided with a p-n junction (28) constituting a diode element (29); an anode electrode (34) disposed along the surface (22) of the epitaxial layer (21) and electrically connected to a diode impurity region (23), which is the p-side pole of the p-n junction (28), the anode electrode having a pad (37) for establishing an electrical connection with the exterior; and a cathode electrode (41) electrically connected to the epitaxial layer (21), which is the n-side pole of the p-n junction (28); wherein the pad (37) is provided to a position set at a distance from a position immediately above the p-n junction (28).
(FR)L'objet de la présente invention est de fournir une diode pastille permettant d'éviter la destruction de la jonction P-N qui est formée sur la couche semi-conductrice et de minimiser les fluctuations des caractéristiques, y compris lorsque la plage de connexion destinée à fournir une connexion électrique avec l'extérieur est soumise à une contrainte significative; et de fournir un boîtier de diode qui est doté de la diode pastille. La présente invention a trait à une diode pastille (15) qui inclut : une couche épitaxiale (21) qui est dotée d'une jonction P-N (28) constituant un élément de diode (29); une électrode d'anode (34) qui est disposée le long de la surface (22) de la couche épitaxiale (21) et qui est électriquement connectée à une région d'impuretés de diode (23), qui est le pôle côté P de la jonction P-N (28), l'électrode d'anode étant pourvue d'une plage de connexion (37) destinée à établir une connexion électrique avec l'extérieur; et une électrode de cathode (41) qui est électriquement connectée à la couche épitaxiale (21), qui est le pôle côté N de la jonction P-N (28); laquelle plage de connexion (37) est prévue sur une position définie à une certaine distance de la position immédiatement au-dessus de la jonction P-N (28).
(JA)【課題】外部との電気接続用のパッドに大きなストレスが加わっても、半導体層に形成されたpn接合の破壊を防止したり、特性の変動を抑制したりできるチップダイオードおよびそれを備えるダイオードパッケージを提供すること。【解決手段】ダイオード素子29を構成するpn接合28が形成されたエピタキシャル層21と、エピタキシャル層21の表面22に沿って配置され、pn接合28のp側の極であるダイオード不純物領域23に電気的に接続されており、外部との電気接続用のパッド37を有するアノード電極34と、pn接合28のn側の極であるエピタキシャル層21に電気的に接続されたカソード電極41とを含む、チップダイオード15において、パッド37を、pn接合28の直上位置から離れた位置に設ける。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)