WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013051599) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE PRODUCTION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/051599    N° de la demande internationale :    PCT/JP2012/075632
Date de publication : 11.04.2013 Date de dépôt international : 03.10.2012
CIB :
H01L 21/60 (2006.01), H01L 21/66 (2006.01)
Déposants : MURATA MANUFACTURING CO., LTD. [JP/JP]; 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555 (JP)
Inventeurs : KUDAISHI, Tomoaki; (JP).
SATO, Ryota; (JP).
NAKAJIMA, Shizuki; (JP)
Mandataire : INABA, Yoshiyuki; TMI ASSOCIATES, 23rd Floor, Roppongi Hills Mori Tower, 6-10-1, Roppongi, Minato-ku, Tokyo 1066123 (JP)
Données relatives à la priorité :
2011-221878 06.10.2011 JP
Titre (EN) SEMICONDUCTOR DEVICE AND PRODUCTION METHOD FOR SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE PRODUCTION
(JA) 半導体装置およびその製造方法
Abrégé : front page image
(EN)The purpose is to improve the reliability of a semiconductor device, as well as achieving smaller scale of the semiconductor device. A passive component and a semiconductor chip are mounted on a circuit board, a plurality of pad electrodes of the semiconductor chip are electrically connected by wires to a plurality of terminals of the circuit board, and the assembly is resin-encapsulated to manufacture a power amplification module. The semiconductor chip has a drain pad (PDD3) connected to the drain of an LDMOASFET constituting the power amplification circuit, and a plurality of wires are connected to the drain pad (PDD3). In the drain pad (PDD3), a probe mark (PRB) formed by probe inspection is positioned between the connection regions (RGW) of the plurality of wires.
(FR)L'objet de la présente invention est d'améliorer la fiabilité d'un dispositif à semi-conducteur, ainsi que d'obtenir une échelle plus petite du dispositif à semi-conducteur. Un composant passif et une puce de semi-conducteur sont montés sur une carte de circuit imprimé, une pluralité d'électrodes de plage de connexion de la puce de semi-conducteur sont électriquement connectées par des fils électriques à une pluralité de bornes de la carte de circuit imprimé, et l'ensemble est encapsulé au moyen d'une résine de manière à fabriquer un module d'amplification de puissance. La puce de semi-conducteur est dotée d'une plage de connexion de drain (PDD3) qui est connectée au drain d'un LDMOASFET constituant le circuit d'amplification de puissance, et une pluralité de fils électriques sont connectés à la plage de connexion de drain (PDD3). Dans la plage de connexion de drain (PDD3), une marque de sonde (PRB) qui est formée par une inspection de sonde est positionnée entre les régions de connexion (RGW) de la pluralité de fils électriques.
(JA) 半導体装置の信頼性を向上させるとともに、半導体装置の小型化を図る。配線基板に受動部品や半導体チップが搭載され、半導体チップの複数のパッド電極と配線基板の複数の端子とが複数のワイヤを介して電気的に接続され、樹脂封止されて電力増幅モジュールが製造される。半導体チップは、電力増幅回路を構成するLDMOASFETのドレインに接続されたドレインパッドPDD3を有し、このドレインパッドPDD3に複数のワイヤが接続されている。ドレインパッドPDD3において、複数のワイヤの接続領域RGWの間に、プローブ検査で形成されたプローブ痕PRBが配置されている。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)