WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013050575) CIRCUIT D'INTERPOLATION DESTINÉ À INTERPOLER UN PREMIER ET UN SECOND SIGNAL DE MICROPHONE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/050575    N° de la demande internationale :    PCT/EP2012/069799
Date de publication : 11.04.2013 Date de dépôt international : 05.10.2012
CIB :
H04R 3/00 (2006.01)
Déposants : INSTITUT FÜR RUNDFUNKTECHNIK GMBH [DE/DE]; Floriansmühlstrasse 60 80939 München (DE)
Inventeurs : WEITNAUER, Michael; (DE).
MEIER, Michael; (DE).
GROH, Jens; (DE)
Mandataire : DINI, Roberto; Via Sestriere 100 I-10060 None (IT)
Données relatives à la priorité :
TO2011A000890 05.10.2011 IT
Titre (EN) INTERPOLATION CIRCUIT FOR INTERPOLATING A FIRST AND A SECOND MICROPHONE SIGNAL
(FR) CIRCUIT D'INTERPOLATION DESTINÉ À INTERPOLER UN PREMIER ET UN SECOND SIGNAL DE MICROPHONE
Abrégé : front page image
(EN)What is being proposed is an interpolation circuit for interpolating a first and a second microphone signal and for generating an interpolated microphone signal, comprising a first input (100) for receiving the first microphone signal (a m), a second input (101) for receiving the second microphone signal (am+), an output (102) for outputting the interpolated microphone signal (s), a control input (103) for receiving a control signal (r), and a first circuit branch (104) including first (105) and second (106) inputs coupled to the first (100) and the second (101) input, respectively, ofthe interpolation circuit, and an output (107) coupled to the output (102) of the interpolation circuit, wherein the first circuit branch is provided with a means (108) for power-specific summing of the signals supplied to the first and second inputs of the first circuit branch and for outputting a power- specific summation signal at the output (107) of the first circuit branch (104). The interpolation circuit is further provided with a second circuit branch (109) having first (110) and second (111) inputs coupled to the first (100) and second (101) input, respectively, of the interpolation circuit, and an output (112) coupled to the output (102) of the interpolation circuit, wherein the outputs (107, 112) of the first and second circuit branches (104,109) are coupled to respective inputs (115, 118) of a signal combination circuit (116), and an output (119) of the signal combination circuit (116) is coupled to the output (102) of the interpolation circuit. The second circuit branch (109) is provided with a first multiplication circuit (120) and a second multiplication circuit (121), with inputs coupled to the first and second inputs, respectively, of the second circuit branch, and outputs coupled to respective inputs of a second signal combination circuit (122), the output of which is coupled to the output (112) of the second circuit branch (109). The first and second multiplication circuits (120, 121) are provided with a control input coupled to the control input of the interpolation circuit and are adapted to multiply the signals supplied to them by respective first and second multiplication factors (1-f,f), said first and second multiplication factors being dependent on the control signal (r).
(FR)L'invention concerne un circuit d'interpolation destiné à interpoler un premier et un second signal de microphone et à produire un signal de microphone interpolé, comprenant une première entrée (100) destinée à recevoir le premier signal de microphone (am), une seconde entrée (101) destinée à recevoir le second signal de microphone (am+), une sortie (102) destinée à produire le signal de microphone interpolé (s), une entrée de commande (103) destinée à recevoir un signal de commande (r) et un premier branchement de circuits (104) comprenant une première (105) et une seconde (106) entrée couplées à la première entrée (100) et à la seconde entrée (101) du circuit d'interpolation, respectivement, et une sortie (107) couplée à la sortie (102) du circuit d'interpolation. Le premier branchement de circuits comprend un moyen (108) destiné à additionner en intensité les signaux fournis sur la première et la seconde entrée du premier branchement de circuits et pour fournir en sortie un signal additionné en intensité sur la sortie (107) du premier branchement de circuits (104). Le circuit d'interpolation comprend en outre un second branchement de circuits (109) possédant une première entrée (110) et une seconde entrée (111) couplées à la première entrée (100) et à la seconde entrée (101) du circuit d'interpolation, respectivement, et une sortie (112) couplée à la sortie (102) du circuit d'interpolation, les sorties (107, 112) du premier et du second branchement de circuits (104, 109) étant couplées aux entrées respectives (115, 118) d'un circuit de combinaison de signaux (116) et une sortie (119) du circuit de combinaison de signaux (116) étant couplée à la sortie (102) du circuit d'interpolation. Le second branchement de circuits (109) possède un premier circuit de multiplication (120) et un second circuit de multiplication (121), dont les entrées sont couplées aux première et seconde entrées du second branchement de circuits, respectivement, et les sorties sont couplées à des entrées respectives d'un second circuit de combinaison de signaux (122) dont la sortie est couplée à la sortie (12) du second branchement de circuits (109). Le premier et le second circuit de multiplication (120, 121) possèdent une entrée de commande couplée à l'entrée de commande du circuit d'interpolation et ils sont conçus pour multiplier les signaux fournis par des premier et second facteurs de multiplication (1 à f, f), lesdits premier et second facteurs de multiplication dépendant du signal de commande (r).
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)