WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013049764) PILE DE REGISTRES DOTÉE D'UNE FONCTIONNALITÉ D'ÉCRITURE DÉCALÉE ET PARALLÈLE INCLUSE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2013/049764 N° de la demande internationale : PCT/US2012/058180
Date de publication : 04.04.2013 Date de dépôt international : 30.09.2012
CIB :
G06F 9/30 (2006.01)
Déposants : LAMB, Aaron D.[US/US]; US (US)
QUALCOMM INCORPORATED[US/US]; Attn: International Ip Administration 5775 Morehouse Drive San Diego, California 92121, US (AllExceptUS)
Inventeurs : LAMB, Aaron D.; US
Mandataire : KAMARCHIK, Peter; 5775 Morehouse Drive San Diego, California 92121, US
Données relatives à la priorité :
13/249,35830.09.2011US
Titre (EN) REGISTER FILE WITH EMBEDDED SHIFT AND PARALLEL WRITE CAPABILITY
(FR) PILE DE REGISTRES DOTÉE D'UNE FONCTIONNALITÉ D'ÉCRITURE DÉCALÉE ET PARALLÈLE INCLUSE
Abrégé : front page image
(EN) An apparatus includes a register file including a logical circuit. The register file is configured to perform one or more logical operations in conjunction with the logical circuit. The logical operation is performed in response to the register file receiving a register file control instruction. The register file control instruction is independent from an arithmetic logic unit (ALU) control instruction and a multiply-and-accumulate unit (MACU) control instruction.
(FR) L'invention concerne un appareil qui comporte une pile de registres comprenant un circuit logique. Ladite pile de registres est conçue pour réaliser une ou plusieurs opérations logiques en association avec ledit circuit logique. Cette opération logique est réalisée en réponse à la réception, par la pile de registres, d'une instruction de commande de la pile de registres. Ladite instruction de commande de la pile de registres est indépendante d'une instruction de commande d'une unité arithmétique et logique (ALU) et d'une instruction de commande d'une unité de multiplication et accumulation (MACU).
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)