WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013048500) APPAREIL ET PROCÉDÉ POUR METTRE EN ŒUVRE UNE HIÉRARCHIE DE MÉMOIRE MULTINIVEAU SUR DES CANAUX DE MÉMOIRE COMMUNS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/048500    N° de la demande internationale :    PCT/US2011/054436
Date de publication : 04.04.2013 Date de dépôt international : 30.09.2011
CIB :
G06F 13/14 (2006.01), G06F 12/00 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard M/s: RNB-4-150 Santa Clara, CA 95052 (US) (Tous Sauf US).
RAMANUJAN, Raj, K. [US/US]; (US) (US Seulement).
ZIAKAS, Dimitrios [GR/US]; (US) (US Seulement).
ZIMMERMAN, David, J. [US/US]; (US) (US Seulement).
KUMAR, Mohan, J. [US/US]; (US) (US Seulement).
SWAMINATHAN, Muthukumar, P. [IN/US]; (US) (US Seulement).
COURY, Bassam, N. [US/US]; (US) (US Seulement)
Inventeurs : RAMANUJAN, Raj, K.; (US).
ZIAKAS, Dimitrios; (US).
ZIMMERMAN, David, J.; (US).
KUMAR, Mohan, J.; (US).
SWAMINATHAN, Muthukumar, P.; (US).
COURY, Bassam, N.; (US)
Mandataire : WEBSTER, Thomas, C.; Blakely, Sokoloff, Taylor & Zafman LLP 1279 Oakmead Parkway Sunnyvale, CA 94085-4040 (US)
Données relatives à la priorité :
Titre (EN) APPARATUS AND METHOD FOR IMPLEMENTING A MULTI-LEVEL MEMORY HIERARCHY OVER COMMON MEMORY CHANNELS
(FR) APPAREIL ET PROCÉDÉ POUR METTRE EN ŒUVRE UNE HIÉRARCHIE DE MÉMOIRE MULTINIVEAU SUR DES CANAUX DE MÉMOIRE COMMUNS
Abrégé : front page image
(EN)A system and method are described for integrating a memory and storage hierarchy including a non-volatile memory tier within a computer system. In one embodiment, PCMS memory devices are used as one tier in the hierarchy, sometimes referred to as "far memory." Higher performance memory devices such as DRAM placed in front of the far memory and are used to mask some of the performance limitations of the far memory. These higher performance memory devices are referred to as "near memory."
(FR)L'invention porte sur un système et un procédé pour intégrer une hiérarchie de mémoire et de stockage comprenant un niveau mémoire non volatile dans un système informatique. Selon un mode de réalisation, des dispositifs de mémoire PCMS sont utilisés sous la forme d'un niveau dans la hiérarchie, parfois appelés « mémoire lointaine ». Des dispositifs de mémoire à plus haute performance, tels que de la DRAM, sont placés à l'avant de la mémoire lointaine et sont utilisés pour masquer certaines des limitations de performance de la mémoire lointaine. Ces dispositifs de mémoire à plus haute performance sont appelés « mémoire proche ».
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)