WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2013047476) CIRCUIT D'ATTAQUE DE GRILLE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2013/047476    N° de la demande internationale :    PCT/JP2012/074481
Date de publication : 04.04.2013 Date de dépôt international : 25.09.2012
CIB :
H02M 1/08 (2006.01), H03K 17/16 (2006.01), H01F 27/36 (2006.01)
Déposants : SANKEN ELECTRIC CO.,LTD. [JP/JP]; 3-6-3, Kitano, Niiza-shi, Saitama 3528666 (JP) (Tous Sauf US).
TAJIMA, Kazunao [JP/JP]; (JP) (US only).
ASUKE, Hideki [JP/JP]; (JP) (US only)
Inventeurs : TAJIMA, Kazunao; (JP).
ASUKE, Hideki; (JP)
Mandataire : HORI, Shiroyuki; 1F, Shoyu-kaikan Bldg., 3-3-1, Kasumigaseki, Chiyoda-ku, Tokyo 1000013 (JP)
Données relatives à la priorité :
2011-212190 28.09.2011 JP
Titre (EN) GATE DRIVE CIRCUIT
(FR) CIRCUIT D'ATTAQUE DE GRILLE
(JA) ゲート駆動回路
Abrégé : front page image
(EN)Provided is a gate drive circuit capable of reducing the effects of switching noise and common mode noise on a gate drive signal, the switching noise being generated when an IGBT is turned on and off. The gate drive circuit is electrically isolated by a pulse transformer (T) into a primary side and a secondary side and outputs a gate drive signal induced in the secondary winding (N2) of the pulse transformer (T) through a receiver (CMP) equipped with impedance matching resistors (R1 to R4) on the input side, the primary side of the pulse transformer (T) being connected to a first ground voltage level point (GND1), the secondary side of the pulse transformer (T) being connected to a second ground voltage level point (GND2) electrically isolated from the first ground voltage level point (GND1). In the gate drive circuit, an electrostatic shield plate (5) is equipped between the primary winding (N1) and secondary winding (N2) of the pulse transformer and is grounded to the second ground voltage level point (GND2).
(FR)L'invention porte sur un circuit d'attaque de grille capable de réduire les effets de bruit de commutation et de bruit de mode commun sur un signal d'attaque de grille, le bruit de commutation étant généré lorsqu'un IGBT est débloqué et bloqué. Le circuit d'attaque de grille a été électriquement isolé par un transformateur d'impulsion (T) en un côté primaire et un côté secondaire et délivre un signal d'attaque de grille induit dans l'enroulement secondaire (N2) du transformateur d'impulsion (T) dans un récepteur (CMP) équipé de résistances d'adaptation d'impédance (R1 à R4) côté entrée, le côté primaire du transformateur d'impulsion (T) étant connecté à un premier point de niveau de potentiel de la masse (GND1), le côté secondaire du transformateur d'impulsion (T) étant connecté à un second point de niveau de potentiel de la masse (GND2) électriquement isolé du premier point de niveau de potentiel de la masse (GND1). Dans le circuit d'attaque de grille, une plaque de protection électrostatique (5) est montée entre l'enroulement primaire (N1) et l'enroulement secondaire (N2) du transformateur d'impulsion et est mise à la masse sur le second point de niveau de potentiel de la masse (GND2).
(JA) IGBTのオン・オフ時に発生するスイッチングノイズや、コモンモードノイズによるゲート駆動信号への影響を低減できるゲート駆動回路を提供する。 ゲート駆動回路は、パルストランスTにより一次側と二次側とに絶縁され、パルストランスTの一次側は第1の接地電位点GND1に接地され、パルストランスTの二次側は第1の接地電位点GND1とは絶縁された第2の接地電位点GND2に接地され、入力側にインピーダンス整合用抵抗R1~R4を備えたレシーバCMPを介してパルストランスTの二次巻線N2に発生したゲート駆動信号を出力するゲート駆動回路において、パルストランスの一次巻線N1と二次巻線N2との間に静電シールド板5を備え、静電シールド板5は第2の接地電位点GND2に接地されている。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)