Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2012129729 - MISE EN MIROIR DE LA MÉMOIRE ET GÉNÉRATION DE REDONDANCE PERMETTANT UNE HAUTE DISPONIBILITÉ

Numéro de publication WO/2012/129729
Date de publication 04.10.2012
N° de la demande internationale PCT/CN2011/000555
Date du dépôt international 31.03.2011
CIB
G06F 11/14 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
07Réaction à l'apparition d'un défaut, p.ex. tolérance de certains défauts
14Détection ou correction d'erreur dans les données par redondance dans les opérations, p.ex. en utilisant différentes séquences d'opérations aboutissant au même résultat
CPC
G06F 11/1484
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
11Error detection; Error correction; Monitoring
07Responding to the occurrence of a fault, e.g. fault tolerance
14Error detection or correction of the data by redundancy in operation
1479Generic software techniques for error detection or fault masking
1482by means of middleware or OS functionality
1484involving virtual machines
G06F 11/1666
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
11Error detection; Error correction; Monitoring
07Responding to the occurrence of a fault, e.g. fault tolerance
16Error detection or correction of the data by redundancy in hardware
1666where the redundant component is memory or memory area
G06F 11/20
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
11Error detection; Error correction; Monitoring
07Responding to the occurrence of a fault, e.g. fault tolerance
16Error detection or correction of the data by redundancy in hardware
20using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
G06F 12/1009
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
10Address translation
1009using page tables, e.g. page table structures
G06F 12/1027
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
10Address translation
1027using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
G06F 2009/45562
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
44Arrangements for executing specific programs
455Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
45533Hypervisors; Virtual machine monitors
45558Hypervisor-specific management and integration aspects
45562Creating, deleting, cloning virtual machine instances
Déposants
  • INTEL CORPORATION [US]/[US] (AllExceptUS)
  • DONG, Yaozu [CN]/[CN] (UsOnly)
  • WANG, Yunyoung [CN]/[CN] (UsOnly)
  • JIANG, Yunhong [CN]/[CN] (UsOnly)
Inventeurs
  • DONG, Yaozu
  • WANG, Yunyoung
  • JIANG, Yunhong
Mandataires
  • CHINA PATENT AGENT (H.K.) LTD
Données relatives à la priorité
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) MEMORY MIRRORING AND REDUNDANCY GENERATION FOR HIGH AVAILABILITY
(FR) MISE EN MIROIR DE LA MÉMOIRE ET GÉNÉRATION DE REDONDANCE PERMETTANT UNE HAUTE DISPONIBILITÉ
Abrégé
(EN)
A virtualization based system comprises a host and a plurality of virtual machines that may each comprises a guest memory. A virtual machine monitor (VMM) has access to underlying platform hardware in the system and may control physical resources in the platform. The platform hardware comprises a processor and a memory coupled to the processor. Further, the VMM may manage guest software including guest operating systems running on the virtual machines. A binary translation logic may replace guest memory writing instructions corresponding to a hot spot in guest application with translated codes to generate a mirrored content for the guest memory. The binary translation logic may combine one or more of the guest memory writing instructions in a region and keep the region atomic. The processor may execute the translated codes in an atomic region together to write a content in the guest memory and a mirrored content in a mirroring memory. The VMM may allocate a memory region in the host memory for the mirroring memory. The guest memory comprises one or more guest memory pages and the mirroring memory may comprise one or more mirroring memory pages. The VMM may add an offset to a virtual address of a guest memory page to obtain a virtual address of a mirroring memory page. The VMM may manage or emulate a guest page table comprising a mapping of virtual addresses to guest physical addresses for the guest memory. The VMM may synchronize a shadow page table with the mapping in the guest page table. The shadow page table comprises a mapping of virtual addresses to host physical addresses for the guest memory and a mapping of virtual addresses to host physical addresses for the mirroring page. Upon a memory failure in the guest memory page, the VMM may restore the content of the corrupted guest memory page from the mirroring memory page.
(FR)
Un système de virtualisation comprend un hôte et une pluralité de machines virtuelles pouvant comporter chacune une mémoire hôte. Un moniteur de machine virtuelle (VMM) a un accès à une plateforme matérielle sous-jacente du système et peut commander les ressources physiques de la plateforme. La plateforme matérielle comprend un processeur et une mémoire couplée au processeur. En outre, le VMM peut gérer le logiciel hôte, notamment les systèmes d'exploitation hôtes s'exécutant sur les machines virtuelles. Une logique de traduction binaire peut remplacer des instructions d'écriture mémoire hôte correspondant à un point sensible dans une application hôte par des codes traduits, afin de générer un contenu répliqué pour la mémoire hôte. La logique de traduction binaire peut combiner une ou plusieurs des instructions d'écriture mémoire hôte dans une région et conserver la région atomique. Le processeur peut exécuter les codes traduits dans une région atomique et écrire simultanément un contenu dans la mémoire hôte et un contenu répliqué dans une mémoire miroir. Le VMM peut allouer une région de mémoire de la mémoire hôte pour la mémoire miroir. La mémoire hôte contient une ou plusieurs pages de mémoire hôte et la mémoire miroir peut inclure une ou plusieurs pages de mémoire miroir. Le VMM peut ajouter un décalage à une adresse virtuelle d'une page de mémoire hôte pour obtenir une adresse virtuelle d'une page de mémoire miroir. Le VMM peut gérer ou émuler une table de pages hôte comportant un mappage entre les adresses virtuelles et les adresses physiques hôtes pour la mémoire hôte. Le VMM peut synchroniser une table de pages fictive avec le mappage dans la table de pages hôte. La table de pages fictive comprend un mappage des adresses virtuelles vers les adresses physiques hôte pour la mémoire hôte et un mappage des adresses virtuelles vers les adresses physiques hôtes pour la page miroir. Lors d'une défaillance mémoire dans la page de mémoire hôte, le VMM peut restaurer le contenu de la page de mémoire hôte corrompue à partir de la page de mémoire miroir.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international