Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2012012007 - PROCÉDÉS ET SYSTÈME DESTINÉS À VÉRIFIER L'INTÉGRITÉ D'UN DISPOSITIF DE MÉMOIRE

Numéro de publication WO/2012/012007
Date de publication 26.01.2012
N° de la demande internationale PCT/US2011/034570
Date du dépôt international 29.04.2011
CIB
G06F 11/08 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
07Réaction à l'apparition d'un défaut, p.ex. tolérance de certains défauts
08Détection ou correction d'erreur par introduction de redondance dans la représentation des données, p.ex. en utilisant des codes de contrôle
CPC
G06F 11/1004
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
11Error detection; Error correction; Monitoring
07Responding to the occurrence of a fault, e.g. fault tolerance
08Error detection or correction by redundancy in data representation, e.g. by using checking codes
10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
1004to protect a block of data words, e.g. CRC or checksum
G11C 2029/0401
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
04Detection or location of defective memory elements ; , e.g. cell constructio details, timing of test signals
0401in embedded memories
G11C 2029/0409
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
04Detection or location of defective memory elements ; , e.g. cell constructio details, timing of test signals
0409Online test
G11C 2029/0411
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
04Detection or location of defective memory elements ; , e.g. cell constructio details, timing of test signals
0411Online error correction
G11C 29/08
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
04Detection or location of defective memory elements ; , e.g. cell constructio details, timing of test signals
08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
Déposants
  • UTC FIRE & SECURITY AMERICAS CORPORATION, INC. [US/US]; 8985 Town Center Parkway Bradenton, Florida 67525, US (AllExceptUS)
  • POTTER, Timothy Stevens [US/US]; US (UsOnly)
  • BECKER, Donald [US/US]; US (UsOnly)
  • MONTGOMERY, Bruce Ray, Jr. [US/US]; US (UsOnly)
  • DOPSON, Dave [US/US]; US (UsOnly)
Inventeurs
  • POTTER, Timothy Stevens; US
  • BECKER, Donald; US
  • MONTGOMERY, Bruce Ray, Jr.; US
  • DOPSON, Dave; US
Mandataires
  • KOENCK, Alan M.; Kinney & Lange, P.A. The Kinney & Lange Building 312 South Third Street Minneapolis, Minnesota 55415, US
Données relatives à la priorité
12/775,21306.05.2010US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) METHODS AND SYSTEM FOR VERIFYING MEMORY DEVICE INTEGRITY
(FR) PROCÉDÉS ET SYSTÈME DESTINÉS À VÉRIFIER L'INTÉGRITÉ D'UN DISPOSITIF DE MÉMOIRE
Abrégé
(EN)
A method for verifying memory device integrity includes identifying at least one memory block corresponding to at least one memory location within a memory device. The memory block is associated with a prior checksum. It is determined whether the first memory block is designated read-only. A current checksum is calculated based at least in part on data within the memory block. When the first memory block is designated read-only, and the prior checksum represents expected data within the first memory block, it is determined whether the current checksum is equal to the prior checksum. When the current checksum is not equal to the prior checksum, a verification failure for the first memory block is indicated via a notification interface. A system for verifying memory device integrity is also disclosed.
(FR)
L'invention concerne un procédé destiné à vérifier l'intégrité d'un dispositif de mémoire, consistant à identifier au moins un bloc de mémoire correspondant à au moins un emplacement de mémoire au sein d'un dispositif de mémoire. Le bloc de mémoire est associé à un total de contrôle antérieur. Il est déterminé si le premier bloc de mémoire est désigné en lecture seule. Un total de contrôle courant est calculé sur la base au moins en partie de données contenues dans le bloc de mémoire. Lorsque le premier bloc de mémoire est désigné en lecture seule, et lorsque le total de contrôle antérieur représente les données attendues à l'intérieur du premier bloc de mémoire, il est déterminé si le total de contrôle courant est égal au total de contrôle antérieur. Lorsque le total de contrôle courant n'est pas égal au total de contrôle antérieur, un échec de la vérification du premier bloc de mémoire est indiqué via une interface de notification. L'invention concerne également un système destiné à vérifier l'intégrité d'un dispositif de mémoire.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international