Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2012008071 - DISPOSITIF DE TRAITEMENT DE DONNÉES, DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE COMMANDE

Numéro de publication WO/2012/008071
Date de publication 19.01.2012
N° de la demande internationale PCT/JP2011/001942
Date du dépôt international 31.03.2011
CIB
G06F 12/00 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
G06F 12/08 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
02Adressage ou affectation; Réadressage
08dans des systèmes de mémoires hiérarchiques, p.ex. des systèmes de mémoire virtuelle
CPC
G06F 12/0802
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
G06F 2212/2022
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
2212Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
20Employing a main memory using a specific memory technology
202Non-volatile memory
2022Flash memory
G06F 2212/2515
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
2212Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
25Using a specific main memory architecture
251Local memory within processor subsystem
2515being configurable for different purposes, e.g. as cache or non-cache memory
G06F 2212/7203
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
2212Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
72Details relating to flash memory management
7203Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
Y02D 10/13
YSECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THIR OWN ENERGY USE
10Energy efficient computing
10Reducing energy consumption at the single machine level, e.g. processors, personal computers, peripherals or power supply
13Access, addressing or allocation within memory systems or architectures, e.g. to reduce power consumption or heat production or to increase battery life
Déposants
  • パナソニック株式会社 PANASONIC CORPORATION [JP/JP]; 大阪府門真市大字門真1006番地 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501, JP (AllExceptUS)
  • 古川 量也 FURUKAWA, Kazuya; null (UsOnly)
Inventeurs
  • 古川 量也 FURUKAWA, Kazuya; null
Mandataires
  • 新居 広守 NII, Hiromori; 大阪府大阪市淀川区西中島5丁目3番10号タナカ・イトーピア新大阪ビル6階新居国際特許事務所内 c/o NII Patent Firm, 6F, Tanaka Ito Pia Shin-Osaka Bldg.,3-10, Nishi Nakajima 5-chome, Yodogawa-ku, Osaka-city, Osaka 5320011, JP
Données relatives à la priorité
2010-15917513.07.2010JP
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) DATA PROCESSING DEVICE, SEMICONDUCTOR DEVICE AND CONTROL METHOD
(FR) DISPOSITIF DE TRAITEMENT DE DONNÉES, DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE COMMANDE
(JA) データ処理装置、半導体装置および制御方法
Abrégé
(EN)
A data processing device comprises: a CPU (101); an electrically rewritable nonvolatile memory (107); a RAM (105); a cache control unit (102) that controls the RAM (105) to operate as a cache memory used for caching the program of the nonvolatile memory (107); a flash rewrite unit (106) that utilizes the RAM (105) as a memory used for storing both a rewrite program used for rewriting the nonvolatile memory (107) and rewrite data and that executes the rewrite program, thereby executing a rewrite sequence to rewrite the nonvolatile memory (107); and a switch unit (104) that causes the cache control unit (102) and the flash rewrite unit (106) to operate in an alternative way.
(FR)
Un dispositif de traitement de données comprend : un CPU (101) ; une mémoire non volatile (107) électriquement réinscriptible ; une RAM (105) ; une unité de commande de mémoire cache (102) qui commande la RAM (105) pour opérer comme une mémoire cache utilisée pour mettre en mémoire cache le programme de la mémoire non volatile (107) ; une unité de réécriture flash (106) qui utilise la RAM (105) comme une mémoire utilisée pour stocker à la fois un programme de réécriture utilisé pour réécrire la mémoire non volatile (107) et des données de réécriture et qui exécute le programme de réécriture, effectuant ainsi une séquence de réécriture pour réécrire la mémoire non volatile (107) ; et une unité de commutation (104) qui amène l'unité de commande de mémoire cache (102) et l'unité de réécriture flash (106) à opérer d'une manière alternative.
(JA)
 データ処理装置は、CPU(101)と、電気的に書き換え可能な不揮発性メモリ(107)と、RAM(105)と、RAM(105)を、不揮発性メモリ(107)のプログラムをキャッシュするキャッシュメモリとして動作させる制御を行うキャッシュ制御部(102)と、不揮発性メモリ(107)を書き換えるための書き換えプログラムと書き換え用のデータとを格納するメモリとしてRAM(105)を利用し、当該書き換えプログラムを実行することにより不揮発性メモリ(107)を書き換える書き換えシーケンスを実行するフラッシュ書換部(106)と、キャッシュ制御部(102)およびフラッシュ書換部(106)を択一的に動作させる切換部(104)とを備える。
Dernières données bibliographiques dont dispose le Bureau international