Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2012007955 - PROCÉDÉ DE MISE EN ŒUVRE DE SPÉCIFICATION DE COMMANDE IEC 61131-3 PAR L'INTERMÉDIAIRE D'UNE DESCRIPTION HDL VERILOG POUR MODÉLISATION, SIMULATION ET SYNTHÈSE DE CONFIGURATION DE LOGIQUE DE COMMANDE POUR MISE EN ŒUVRE DE CIRCUIT INTÉGRÉ

Numéro de publication WO/2012/007955
Date de publication 19.01.2012
N° de la demande internationale PCT/IN2010/000563
Date du dépôt international 27.08.2010
CIB
G06F 17/50 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
17Équipement ou méthodes de traitement de données ou de calcul numérique, spécialement adaptés à des fonctions spécifiques
50Conception assistée par ordinateur
G05B 19/05 2006.01
GPHYSIQUE
05COMMANDE; RÉGULATION
BSYSTÈMES DE COMMANDE OU DE RÉGULATION EN GÉNÉRAL; ÉLÉMENTS FONCTIONNELS DE TELS SYSTÈMES; DISPOSITIFS DE CONTRÔLE OU DE TEST DE TELS SYSTÈMES OU ÉLÉMENTS
19Systèmes de commande à programme
02électriques
04Commande à programme autre que la commande numérique, c.à d. dans des automatismes à séquence ou dans des automates à logique
05Automates à logique programmables, p.ex. simulant les interconnexions logiques de signaux d'après des diagrammes en échelle ou des organigrammes
CPC
G05B 19/056
GPHYSICS
05CONTROLLING; REGULATING
BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
19Programme-control systems
02electric
04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
056Programming the PLC
G06F 30/34
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
30Computer-aided design [CAD]
30Circuit design
34for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
Déposants
  • NILKUND, Prashant [IN/IN]; IN
Inventeurs
  • NILKUND, Prashant; IN
Mandataires
  • NARGOLKAR, Adheesh, Deepak; 15, Pushkar, Pathare Marg Dadar West Mumbai 400 028 Maharashtra, IN
Données relatives à la priorité
1982/MUM/201012.07.2010IN
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) METHOD OF IMPLEMENTING IEC 61131-3 CONTROL SPECIFICATION THROUGH VERILOG HDL DESCRIPTION FOR MODELING, SIMULATION AND SYNTHESIS OF CONTROL LOGIC CONFIGURATION FOR INTEGRATED CIRCUIT IMPLEMENTATION
(FR) PROCÉDÉ DE MISE EN ŒUVRE DE SPÉCIFICATION DE COMMANDE IEC 61131-3 PAR L'INTERMÉDIAIRE D'UNE DESCRIPTION HDL VERILOG POUR MODÉLISATION, SIMULATION ET SYNTHÈSE DE CONFIGURATION DE LOGIQUE DE COMMANDE POUR MISE EN ŒUVRE DE CIRCUIT INTÉGRÉ
Abrégé
(EN)
The present invention relates to a method of implementing an IEC 61131-3 control specification through Verilog HDL description comprising the steps of (a) creating user interface for the control specification including languages covered under the IEC 61131-3, particularly ladder diagram, functional block diagram, sequential flow charts, structured text or instruction set listing; (b) generating a list of network interconnections with reference to the above referred languages; (c) generating logic equations using the aforesaid list of network interconnections generated at step (b) above; (d) generating Verilog HDL code snippets in accordance with the IEC 61131 -3; (e) generating Verilog HDL code representing hardware with PLC functionality through said control specification by using the Verilog HDL code snippets generated at step (d), the logic equations at step (c) and the network interconnections at step (b).
(FR)
La présente invention porte sur un procédé de mise en œuvre d'une spécification de commande IEC 61131-3 par l'intermédiaire d'une description HDL Verilog comprenant les étapes consistant à : (a) créer une interface utilisateur pour les spécifications de commande comprenant des langages couverts selon IEC 61131-3, en particulier un diagramme en échelle, un schéma fonctionnel, des diagrammes séquentiels, un texte structuré ou une liste d'ensembles d'instructions ; (b) générer une liste d'interconnexions de réseaux en consultant les langages susmentionnés ; (c) générer des équations logiques à l'aide de la liste susmentionnée d'interconnexions de réseaux générées à l'étape (b) précédente ; (d) générer des bouts de code HDL Verilog conformément à IEC 61131-3 ; (e) générer un code HDL Verilog représentant du matériel à fonctionnalité PLC par l'intermédiaire de ladite spécification de commande par utilisation des bouts de code HDL Verilog générés à l'étape (d), des équations logiques générées à l'étape (c) et des interconnexions de réseaux générées à l'étape (b).
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international