Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2012006323 - SYNTHÉTISEUR DE FRÉQUENCE N-FRACTIONNAIRE DELTA-SIGMA PRÉSENTANT DES DIFFÉRENCIATEURS NUMÉRIQUE-ANALOGIQUE À PONDÉRATION BINAIRE POUR ANNULER UN BRUIT DE QUANTIFICATION

Numéro de publication WO/2012/006323
Date de publication 12.01.2012
N° de la demande internationale PCT/US2011/043034
Date du dépôt international 06.07.2011
CIB
H03L 7/197 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
LCOMMANDE AUTOMATIQUE, DÉMARRAGE, SYNCHRONISATION OU STABILISATION DES GÉNÉRATEURS D'OSCILLATIONS OU D'IMPULSIONS ÉLECTRONIQUES
7Commande automatique de fréquence ou de phase; Synchronisation
06utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase
16Synthèse de fréquence indirecte, c. à d. production d'une fréquence désirée parmi un certain nombre de fréquences prédéterminées en utilisant une boucle verrouillée en fréquence ou en phase
18en utilisant un diviseur de fréquence ou un compteur dans la boucle
197une différence de temps étant utilisée pour verrouiller la boucle, le compteur comptant entre des nombres variables dans le temps ou le diviseur de fréquence divisant par un facteur variable dans le temps, p.ex. pour obtenir une division de fréquence fractionnaire
CPC
H03L 7/1976
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7Automatic control of frequency or phase; Synchronisation
06using a reference signal applied to a frequency- or phase-locked loop
16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
18using a frequency divider or counter in the loop
197a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
1974for fractional frequency division
1976using a phase accumulator for controlling the counter or frequency divider
Déposants
  • MICROCHIP TECHNOLOGY INCORPORATED [US/US]; 2355 West Chandler Blvd. Chandler, AZ 85224-6199, US (AllExceptUS)
  • JIAN, Heng-Yu [US/US]; US (UsOnly)
  • XU, Zhiwei [CN/US]; US (UsOnly)
  • WU, Yi-Cheng [--/US]; US (UsOnly)
  • CHANG, Mau-Chung, Frank [US/US]; US (UsOnly)
Inventeurs
  • JIAN, Heng-Yu; US
  • XU, Zhiwei; US
  • WU, Yi-Cheng; US
  • CHANG, Mau-Chung, Frank; US
Mandataires
  • SLAYDEN, Bruce, W.; King & Spalding LLP 401 Congress Ave., Suite 3200 Austin, TX 78701, US
Données relatives à la priorité
12/831,20806.07.2010US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) DELTA- SIGMA FRACTIONAL - N FREQUENCY SYNTHESIZER WITH BINARY-WEIGHTED DIGITAL -TO -ANALOG DIFFERENTIATORS FOR CANCELING QUANTIZATION NOISE
(FR) SYNTHÉTISEUR DE FRÉQUENCE N-FRACTIONNAIRE DELTA-SIGMA PRÉSENTANT DES DIFFÉRENCIATEURS NUMÉRIQUE-ANALOGIQUE À PONDÉRATION BINAIRE POUR ANNULER UN BRUIT DE QUANTIFICATION
Abrégé
(EN)
A phase lock loop includes a quantization circuit that generators an out of phase noise cancellation signal from an error in a delta-sigma modulator and applies the noise cancellation signal to the charge pump. The quantization circuit includes a digital-to-analog differentiator. The digital-to-analog differentiator may be, for example, a single-bit first- order digital-to-analog differentiator, a single-bit second-order digital-to-analog differentiator, or a full M-bit binary-weighted digital to analog differentiator.
(FR)
Selon l'invention, une boucle à verrouillage de phase comprend un circuit de quantification qui génère un signal d'annulation de bruit déphasé à partir d'une erreur dans un modulateur delta-sigma et applique le signal d'annulation de bruit à la pompe de charge. Le circuit de quantification comprend un différenciateur numérique vers analogique. Le différenciateur numérique-analogique peut être, par exemple, un différenciateur numérique-analogique du premier ordre à un seul bit, un différenciateur numérique-analogique du second ordre à un seul bit ou un différenciateur numérique-analogique à pondération binaire à M bits complet.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international