Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

1. WO2012003705 - STRUCTURE DE CIRCUIT INTÉGRÉ TRIDIMENSIONNEL ET PROCÉDÉ DE DÉTECTION DE L'ALIGNEMENT D'UNE STRUCTURE DE PUCE

Numéro de publication WO/2012/003705
Date de publication 12.01.2012
N° de la demande internationale PCT/CN2011/000281
Date du dépôt international 23.02.2011
CIB
H01L 23/544 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
544Marques appliquées sur le dispositif semi-conducteur, p.ex. marques de repérage, schémas de test
H01L 25/00 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H01L 21/68 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
67Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants
68pour le positionnement, l'orientation ou l'alignement
CPC
H01L 22/34
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
22Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Déposants
  • 中国科学院微电子研究所 INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES [CN/CN]; 中国北京市朝阳区北土城西路3号 No.3 Beitucheng West Road Chaoyang District Beijing 100029, CN (AllExceptUS)
  • 朱慧珑 ZHU, Huilong [US/US]; US (UsOnly)
Inventeurs
  • 朱慧珑 ZHU, Huilong; US
Mandataires
  • 中国专利代理(香港)有限公司 CHINA PATENT AGENT (H. K.) LTD.; 中国香港特别行政区湾仔港湾道23号鹰君中心22号楼 22/F, Great Eagle Centre 23 Harbour Road, Wanchai Hong Kong, CN
Données relatives à la priorité
201010229286.209.07.2010CN
Langue de publication chinois (ZH)
Langue de dépôt chinois (ZH)
États désignés
Titre
(EN) THREE DIMENSIONAL INTEGRATED CIRCUIT STRUCTURE AND METHOD FOR DETECTING CHIP STRUCTURE ALIGNMENT
(FR) STRUCTURE DE CIRCUIT INTÉGRÉ TRIDIMENSIONNEL ET PROCÉDÉ DE DÉTECTION DE L'ALIGNEMENT D'UNE STRUCTURE DE PUCE
(ZH) 三维集成电路结构以及检测芯片结构对齐的方法
Abrégé
(EN)
A three dimensional integrated circuit structure and a method for detecting a chip structure alignment are provided. The circuit structure includes a first chip structure comprising a first semiconductor substrate, a first insulation layer (2001) and a first detective structure. The first detective structure includes basic detection bodies (2002) arranged at two sides of the first insulation layer. Each of the basic detection bodies (2002) includes a first conductor (2003), at least two second conductors (2004), and at least one third conductor (2005), wherein the first conductor is located at one side of the first insulation layer and connected with one end of each second conductor; the at least one third conductor is formed between each two of the second conductors and insulated from the second conductors; the distal ends (P1) of the at least one third conductor relative to the first conductor are shown a step-like change; the distances between the at least one third conductor and the second conductors are equal; and the distances between the projections of the corresponding distal ends (P1) of the third conductors on the basic detection bodies at two sides of the first insulation layer are equal along the direction of the third conductor.
(FR)
L'invention concerne une structure de circuit intégré tridimensionnel et un procédé de détection de l'alignement d'une structure de puce. La structure de circuit comprend une première structure de puce comprenant un premier substrat semi-conducteur, une première couche isolante (2001) et une première structure de détection. La première structure de détection comprend des corps de détection de base (2002) disposés des deux côtés de la première couche isolante. Chacun des corps de détection de base (2002) comprend un premier conducteur (2003), au moins deux deuxièmes conducteurs (2004) et au moins un troisième conducteur (2005). Le premier conducteur se situe sur un côté de la première couche isolante et est relié à une extrémité de chaque deuxième conducteur. Le ou les troisièmes conducteurs sont formés entre chaque paire de deuxièmes conducteurs et sont isolés des deuxièmes conducteurs. Les extrémités distales (P1) du ou des troisièmes conducteurs par rapport au premier conducteur présentent des paliers. Les distances entre le ou les troisièmes conducteurs et les deuxièmes conducteurs sont égales. Les distances entre les projections des extrémités distales (P1) correspondantes des troisièmes conducteurs sur les corps de détection de base des deux côtés de la première couche isolante sont égales dans la direction des troisièmes conducteurs.
(ZH)
提供了一种三维集成电路结构以及检测芯片结构对齐的方法。该电路结构包括第一芯片结构,该第一芯片结构包括第一半导体衬底、第一绝缘层(2001)以及第一检测结构。该第一检测结构包括分布于该第一绝缘层两侧的检测基体(2002)。每个检测基体(2002)包括第一导体(2003)、至少两个第二导体(2004)以及至少一个第三导体(2005),其中该第一导体位于该第一绝缘层的一侧并与每个该第二导体的一端连接;该至少一个第三导体形成于每两个第二导体之间并与第二导体绝缘;该至少一个第三导体相对于该第一导体的远端(P1)呈阶梯状变化;该至少一个第三导体与该第二导体之间的距离相等;在第三导体所在方向上,位于该第一绝缘层两侧的检测基体上的该第三导体的对应末端(P1)的投影之间距离相等。
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international