Traitement en cours

Veuillez attendre...

PATENTSCOPE sera indisponible durant quelques heures pour des raisons de maintenance le dimanche 05.04.2020 à 10:00 AM CEST
Paramétrages

Paramétrages

1. WO2012003165 - MÉMOIRE NON VOLATILE À LIGNES DE BIT D'ÉCRITURE ET DE LECTURE DIVISÉES

Numéro de publication WO/2012/003165
Date de publication 05.01.2012
N° de la demande internationale PCT/US2011/042092
Date du dépôt international 28.06.2011
Demande présentée en vertu du Chapitre 2 30.04.2012
CIB
G11C 17/18 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
17Mémoires mortes programmables une seule fois; Mémoires semi-permanentes, p.ex. cartes d'information pouvant être replacées à la main
14dans lesquelles le contenu est déterminé en établissant, en rompant ou en modifiant sélectivement les liaisons de connexion par une modification définitive de l'état des éléments de couplage, p.ex. mémoires PROM
18Circuits auxiliaires, p.ex. pour l'écriture dans la mémoire
G11C 17/16 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
17Mémoires mortes programmables une seule fois; Mémoires semi-permanentes, p.ex. cartes d'information pouvant être replacées à la main
14dans lesquelles le contenu est déterminé en établissant, en rompant ou en modifiant sélectivement les liaisons de connexion par une modification définitive de l'état des éléments de couplage, p.ex. mémoires PROM
16utilisant des liaisons électriquement fusibles
CPC
G11C 17/16
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
17Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
14in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
16using electrically-fusible links
G11C 17/18
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
17Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
14in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
18Auxiliary circuits, e.g. for writing into memory
Déposants
  • QUALCOMM INCORPORATED [US/US]; Attn: International IP Administration 5775 Morehouse Drive San Diego, California 92121, US (AllExceptUS)
  • TERZIOGLU, Esin [US/US]; US (UsOnly)
Inventeurs
  • TERZIOGLU, Esin; US
Mandataires
  • TALPALATSKY, Sam; 5775 Morehouse Drive San Diego, CA 92121, US
Données relatives à la priorité
12/849,86204.08.2010US
61/359,15528.06.2010US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) NON-VOLATILE MEMORY WITH SPLIT WRITE AND READ BITLINES
(FR) MÉMOIRE NON VOLATILE À LIGNES DE BIT D'ÉCRITURE ET DE LECTURE DIVISÉES
Abrégé
(EN)
Read and write operations of a non-volatile memory (NVM) bitcell have different optimum parameters resulting in a conflict during design of the NVM bitcell. A single bitline in the NVM bitcell prevents optimum read performance. Read performance may be improved by splitting the read path and the write path in a NVM bitcell between two bitlines. A read bitline of the NVM bitcell has a low capacitance for improved read operation speed and decreased power consumption. A write bitline of the NVM bitcell has a low resistance to handle large currents present during write operations. A memory element of the NVM bitcell may be a fuse, anti-fuse, eFUSE, or magnetic tunnel junction. Read performance may be further enhanced with differential sensing read operations.
(FR)
Selon l'invention, des opérations de lecture et d'écriture d'une cellule binaire de mémoire non volatile (NVM) ont des paramètres optimaux différents, ce qui entraîne un conflit pendant la conception de la cellule binaire NVM. Une ligne de bit unique dans la cellule binaire NVM empêche l'obtention d'une lecture optimale. Selon l'invention, la lecture peut être améliorée en divisant le chemin de lecture et le chemin d'écriture dans une cellule binaire NVM entre deux lignes de bit. Une ligne de bit de lecture de la cellule binaire NVM possède une faible capacité pour une plus grande vitesse d'opération de lecture et une consommation d'énergie réduite. Une ligne de bit d'écriture de la cellule binaire NVM possède une faible résistance pour transporter des courants intenses présents pendant des opérations d'écriture. Un élément de mémoire de la cellule binaire NVM peut être un fusible, un anti-fusible, un fusible électronique ou une jonction tunnel magnétique. La lecture peut être davantage améliorée avec des opérations de lecture à détection différentielle.
Dernières données bibliographiques dont dispose le Bureau international