WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2011162147) DISPOSITIF SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2011/162147    N° de la demande internationale :    PCT/JP2011/063754
Date de publication : 29.12.2011 Date de dépôt international : 09.06.2011
CIB :
H01L 21/8247 (2006.01), G11C 11/405 (2006.01), H01L 21/8242 (2006.01), H01L 27/108 (2006.01), H01L 27/115 (2006.01), H01L 29/786 (2006.01), H01L 29/788 (2006.01), H01L 29/792 (2006.01)
Déposants : SEMICONDUCTOR ENERGY LABORATORY CO., LTD. [JP/JP]; 398, Hase, Atsugi-shi, Kanagawa 2430036 (JP) (Tous Sauf US).
KATO, Kiyoshi [JP/JP]; (JP) (US Seulement)
Inventeurs : KATO, Kiyoshi; (JP)
Données relatives à la priorité :
2010-142196 23.06.2010 JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR
Abrégé : front page image
(EN)A semiconductor device includes a source line, a bit line, and first to m-th (m is a natural number) memory cells connected in series between the source line and the bit line. Each of the first to m-th memory cells includes a first transistor having a first gate terminal, a first source terminal, and a first drain terminal, a second transistor having a second gate terminal, a second source terminal, and a second drain terminal, and a capacitor. The node of the k-th memory cell is supplied with a potential higher than that of the second gate terminal of the k-th memory cell in a data holding period in which the second gate terminal is supplied with a potential at which the second transistor is turned off.
(FR)L'invention concerne un dispositif semi-conducteur qui comprend une ligne de source, une ligne de bits, et m cellules de mémoire (m étant un entier naturel) reliées en série entre la ligne de source et la ligne de bits. Chacune des m cellules de mémoire comprend un premier transistor comportant une première borne de grille, une première borne de source et une première borne de drain, un deuxième transistor comportant une deuxième borne de grille, une deuxième borne de source et une deuxième borne de drain, et un condensateur. Le nœud de la kème cellule de mémoire se trouve à un potentiel supérieur à celui de la deuxième borne de grille de cette même cellule lors d'une période de stockage de données dans laquelle la deuxième borne de grille se trouve à un potentiel auquel le deuxième transistor est éteint.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)