WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2011162057) CIRCUIT D'ACTIONNEMENT DE LIGNE DE SIGNAUX DE BALAYAGE ET DISPOSITIF D'AFFICHAGE LE COMPRENANT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2011/162057    N° de la demande internationale :    PCT/JP2011/061626
Date de publication : 29.12.2011 Date de dépôt international : 20.05.2011
CIB :
G09G 3/36 (2006.01), G02F 1/133 (2006.01), G09G 3/20 (2006.01)
Déposants : SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522 (JP) (Tous Sauf US).
TAKAHASHI, Yoshihisa; (US Seulement).
IWASE, Yasuaki; (US Seulement)
Inventeurs : TAKAHASHI, Yoshihisa; .
IWASE, Yasuaki;
Mandataire : SHIMADA, Akihiro; Shimada Patent Firm, Manseian Building, 1-10-3, Yagi-cho, Kashihara-shi, Nara 6340078 (JP)
Données relatives à la priorité :
2010-145627 25.06.2010 JP
Titre (EN) SCANNING SIGNAL LINE DRIVE CIRCUIT AND DISPLAY DEVICE PROVIDED WITH SAME
(FR) CIRCUIT D'ACTIONNEMENT DE LIGNE DE SIGNAUX DE BALAYAGE ET DISPOSITIF D'AFFICHAGE LE COMPRENANT
(JA) 走査信号線駆動回路およびそれを備えた表示装置
Abrégé : front page image
(EN)In a monolithic gate driver, power consumption is reduced in comparison to that achieved in the past, without lowering the voltage of a scanning signal applied to a gate bus line. A stage-configured circuit is provided with: first to third nodes; a thin-film transistor (M7) that changes the potential of the scanning signal to a VDD potential when the potential of the first node is at a high level; a thin-film transistor (M6) that changes the potential of another stage control signal to the potential of a clock (CKA) when the potential of the second node is at a high level; a capacitor (C1) disposed between the first node and the second node; and a capacitor (C2) disposed between the second node and the third node. After the potential of the first node has been increased on the basis of the other stage control signal outputted by the stage-configured circuit, which is of a different stage, the potential of the second node and the potential of the third node are sequentially increased. Here, the amplitude of the clock is smaller than the amplitude of the scanning signal.
(FR)Dans un actionneur de grille monobloc, la consommation électrique est réduite par rapport à celle du passé sans abaisser la tension du signal de balayage appliqué à une ligne de bus de grille. Un circuit configuré par étages comprend : des premier, deuxième et troisième nœuds ; un transistor à couches minces (M7) qui change le potentiel du signal de balayage en un potentiel VCC lorsque le potentiel du premier nœud est à un niveau élevé ; un transistor à couches minces (M6) qui change le potentiel d'un autre signal de commande d'étage pour lui donner le potentiel d'une horloge (CKA) lorsque le potentiel du deuxième nœud est à un niveau élevé ; un condensateur (C1) disposé entre le premier nœud et le deuxième nœud ; et un condensateur (C2) disposé entre le deuxième nœud et le troisième nœud. Une fois que le potentiel du premier nœud a été augmenté en fonction de l'autre signal de commande d'étage émis par le circuit configuré par étages, qui est d'un étage différent, le potentiel du deuxième nœud et le potentiel du troisième nœud sont augmentés séquentiellement. Ainsi, l'amplitude de l'horloge est inférieure à l'amplitude du signal de balayage.
(JA) モノリシックゲートドライバにおいて、ゲートバスラインに印加される走査信号の電圧を従来よりも低下させることなく、従来よりも消費電力を低減させる。 段構成回路は、第1~第3ノードと、第1ノードの電位がハイレベルの時に走査信号の電位をVDD電位に向けて変化させる薄膜トランジスタ(M7)と、第2ノードの電位がハイレベルの時に他段制御信号の電位をクロック(CKA)の電位に向けて変化させる薄膜トランジスタ(M6)と、第1ノード-第2ノード間に設けられたキャパシタ(C1)と、第2ノード-第3ノード間に設けられたキャパシタ(C2)とを備える。異なる段の段構成回路から出力された他段制御信号に基づいて第1ノードの電位を上昇させた後、第2ノードの電位,第3ノードの電位を順次に上昇させる。ここで、クロックの振幅は走査信号の振幅よりも小さくされる。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)