WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2011161860) SYNTHÉTISEUR DE FRÉQUENCE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2011/161860    N° de la demande internationale :    PCT/JP2011/002215
Date de publication : 29.12.2011 Date de dépôt international : 14.04.2011
CIB :
H03L 7/099 (2006.01), H03K 3/02 (2006.01), H03L 7/06 (2006.01), H03L 7/093 (2006.01), H03L 7/107 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (Tous Sauf US).
OHARA, Atsushi; (US Seulement).
YAMASAKI, Hidetoshi; (US Seulement)
Inventeurs : OHARA, Atsushi; .
YAMASAKI, Hidetoshi;
Mandataire : MAEDA, Hiroshi; Osaka-Marubeni Bldg.,5-7,Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
Données relatives à la priorité :
2010-140470 21.06.2010 JP
Titre (EN) FREQUENCY SYNTHESIZER
(FR) SYNTHÉTISEUR DE FRÉQUENCE
(JA) 周波数シンセサイザ
Abrégé : front page image
(EN)Disclosed is a frequency synthesizer, comprising a control circuit (20) that generates a digital control signal; and a Digitally Controlled Oscillator (10) wherein an oscillation frequency changes according to the generated digital control signal. The control circuit (20) further comprises a computation circuit (26) that separates an integer part of a numerical value that represents the phase difference between a reference signal and an oscillation frequency signal of the Digitally Controlled Oscillator into high-order bits and low-order bits, with a redundant bit appended in the most significant bit (MSB) of the latter; and two encoders (21, 22) that respectively encode the high-order bits and the low-order bits and generate control signals. The Digitally Controlled Oscillator (10) further comprises two capacitance element groups (14, 15), the capacitance values whereof are respectively controlled by the control signals. The oscillation frequency changes according to the total capacitance value of the two capacitance element groups.
(FR)L'invention concerne un synthétiseur de fréquence comportant un circuit (20) de commande qui génère un signal numérique de commande ; et un oscillateur (10) commandé numériquement, une fréquence d'oscillation variant en fonction du signal numérique de commande généré. Le circuit (20) de commande comporte en outre un circuit (26) de calcul qui sépare une partie entière d'une valeur numérique, représentant la différence de phase entre un signal de référence et un signal de fréquence d'oscillation de l'oscillateur commandé numériquement, en bits d'ordre supérieur et en bits d'ordre inférieur, un bit redondant étant accolé dans le bit de poids fort (Most Significant Bit, MSB) de ces derniers ; et deux codeurs (21, 22) qui codent respectivement les bits d'ordre supérieur et les bits d'ordre inférieur et génèrent des signaux de commande. L'oscillateur (10) commandé numériquement comporte en outre deux groupes (14, 15) d'éléments de capacitance dont les valeurs de capacitance sont respectivement commandées par les signaux de commande. La fréquence d'oscillation varie en fonction de la valeur totale de capacitance des deux groupes d'éléments de capacitance.
(JA) 周波数シンセサイザは、デジタル制御信号を生成する制御回路(20)と、生成されたデジタル制御信号に応じて発振周波数が変化するデジタル制御発振器(10)とを備えている。制御回路(20)は、基準信号とデジタル制御発振器の発振周波数信号との位相差を表す数値の整数部を、上位ビットとMSBに冗長ビットが付加された下位ビットとに分ける演算回路(26)と、上位ビットおよび下位ビットをそれぞれエンコードして制御信号を生成する2つのエンコーダ(21,22)とを有する。デジタル制御発振器(10)は、これら制御信号で容量値がそれぞれ制御される2つの容量素子群(14,15)を有し、これら2つの容量素子群の合計容量値に応じて発振周波数が変化する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)