WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2011161859) CIRCUIT INTÉGRÉ À SEMI-CONDUCTEURS ET PROCÉDÉ DE CALCUL D'INDEX
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2011/161859 N° de la demande internationale : PCT/JP2011/002148
Date de publication : 29.12.2011 Date de dépôt international : 12.04.2011
CIB :
G06F 7/76 (2006.01)
Déposants : SHIBAYAMA, Atsufumi[JP/JP]; JP (UsOnly)
NEC Corporation[JP/JP]; 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001, JP (AllExceptUS)
Inventeurs : SHIBAYAMA, Atsufumi; JP
Mandataire : IEIRI, Takeshi; HIBIKI IP Law Firm, Asahi Bldg. 10th Floor, 3-33-8, Tsuruya-cho, Kanagawa-ku, Yokohama-shi, Kanagawa 2210835, JP
Données relatives à la priorité :
2010-14176522.06.2010JP
Titre (EN) SEMICONDUCTOR INTEGRATED CIRCUIT AND INDEX CALCULATION METHOD
(FR) CIRCUIT INTÉGRÉ À SEMI-CONDUCTEURS ET PROCÉDÉ DE CALCUL D'INDEX
(JA) 半導体集積回路及び指数算出方法
Abrégé : front page image
(EN) Disclosed are a semiconductor integrated circuit and an index calculation method that increase the speed of index calculation and reduce the circuit size and power consumption required when normalizing a plurality of data using a common index. Specifically disclosed is a semiconductor integrated circuit (50) that calculates a plurality of data indexes, when normalizing a plurality of data using a common index. The semiconductor integrated circuit (50) comprises: a bit sequence generation circuit (51) which generates second bit sequences that include a bit that takes a transition value which indicates that the values of adjacent bits differ, for each set of adjacent bits in a first bit sequence that makes up the data, or a non-transition value which indicates that the values of the adjacent bits do not differ; and an index calculation circuit that calculates a plurality of data indexes based on the position of transition value bits in a plurality of second bit sequences that are generated by a plurality of first bit sequences that make up each of the plurality of data.
(FR) L'invention concerne un circuit intégré à semi-conducteurs et un procédé de calcul d'index qui augmentent la vitesse de calcul d'index et réduisent la taille de circuit et la puissance consommée requises lors de la normalisation d'une pluralité de données en utilisant un index commun. De manière spécifique, l'invention concerne un circuit intégré à semi-conducteurs (50) qui calcule une pluralité d'index de données, lors de la normalisation d'une pluralité de données en utilisant un index commun. Le circuit intégré à semi-conducteurs (50) comprend : un circuit de génération de séquence de bits (51) qui génère des deuxièmes séquences de bits qui incluent un bit qui prend une valeur de transition qui indique que les valeurs des bits adjacents diffèrent, pour chaque série de bits adjacents dans une première séquence de bits qui compose les données, ou une valeur de non transition qui indique que les valeurs des bits adjacents ne diffèrent pas ; et un circuit de calcul d'index qui calcule une pluralité d'index de données en se basant sur la position des bits de valeur de transition dans une pluralité de deuxièmes séquences de bits qui sont générées par une pluralité de premières séquences de bits qui composent chacune de la pluralité de données.
(JA)  複数のデータを共通の指数によって正規化する場合に、指数の算出の高速化を図ることができ、かつ、そのための回路規模及び消費電力の低減を図ることができる半導体集積回路及び指数算出方法を提供する。本発明にかかる半導体集積回路50は、複数のデータを共通の指数によって正規化する場合に、複数のデータの指数を算出する半導体集積回路50である。データを構成する第1のビット列の互いに隣接するビットの組のそれぞれについて、互いに隣接するビットの値が異なることを示す遷移値、又は、互いに隣接するビットの値が異ならないことを示す非遷移値をとるビットを含む第2のビット列を生成するビット列生成回路51と、複数のデータのそれぞれを構成する複数の第1のビット列から生成された複数の第2のビット列の遷移値のビットの位置に基づいて、複数のデータの指数を算出する指数算出回路52と、を備える。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)