WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2011161791) DISPOSITIF SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2011/161791    N° de la demande internationale :    PCT/JP2010/060728
Date de publication : 29.12.2011 Date de dépôt international : 24.06.2010
CIB :
H01L 27/095 (2006.01), H01L 21/338 (2006.01), H01L 29/778 (2006.01), H01L 29/812 (2006.01)
Déposants : FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588 (JP) (Tous Sauf US).
IMADA, Tadahiro [JP/JP]; (JP) (US Seulement)
Inventeurs : IMADA, Tadahiro; (JP)
Mandataire : KOKUBUN, Takayoshi; 5th Floor, NBF Ikebukuro City Building, 17-8, Higashi-Ikebukuro 1-chome, Toshima-ku, Tokyo 1700013 (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置
Abrégé : front page image
(EN)Disclosed is a semiconductor device which comprises: a transistor that comprises an electron transit layer (5) and an electron supply layer (6), said layers being laminated in the thickness direction of a substrate (1); an electron transit layer (3) that is formed above the substrate (1) so as to be parallel to the electron transit layer (5) and the electron supply layer (6); an anode electrode (12a) that forms a Schottky junction with the electron transit layer (3); and a cathode electrode (13d) that forms an ohmic junction with the electron transit layer (3). The anode electrode (12a) is connected to the source of the transistor, and the cathode electrode (13d) is connected to the drain of the transistor.
(FR)L'invention concerne un dispositif semi-conducteur qui comprend : un transistor qui comporte une couche de transport d'électrons (5) et une couche donneuse d'électrons (6), lesdites couches étant laminées dans la direction de l'épaisseur d'un substrat (1) ; une couche de transport d'électrons (3) formée au-dessus du substrat (1) de manière à être parallèle à la couche de transport d'électrons (5) et à la couche donneuse d'électrons (6) ; une anode (12a) qui forme une jonction Schottky avec la couche de transport d'électrons (3) ; et une cathode (13d) qui forme une jonction ohmique avec la couche de transport d'électrons (3). L'anode (12a) est reliée à la source du transistor et la cathode (13d) au drain du transistor.
(JA) 基板(1)の厚さ方向に積層された電子走行層(5)及び電子供給層(6)を備えたトランジスタと、基板(1)の上方に、電子走行層(5)及び電子供給層(6)と平行に形成された電子走行層(3)と、電子走行層(3)にショットキー接合するアノード電極(12a)と、電子走行層(3)にオーミック接合するカソード電極(13d)と、が設けられている。アノード電極(12a)がトランジスタのソースに接続され、カソード電極(13d)がトランジスタのドレインに接続されている。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)