Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2011159841) TECHNIQUES DE DIAGNOSTIC D'ERREUR DANS SYSTÈMES VLSI
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2011/159841 N° de la demande internationale : PCT/US2011/040588
Date de publication : 22.12.2011 Date de dépôt international : 15.06.2011
CIB :
G01R 31/3185 (2006.01) ,G01R 31/319 (2006.01)
G PHYSIQUE
01
MÉTROLOGIE; ESSAIS
R
MESURE DES VARIABLES ÉLECTRIQUES; MESURE DES VARIABLES MAGNÉTIQUES
31
Dispositions pour vérifier les propriétés électriques; Dispositions pour la localisation des pannes électriques; Dispositions pour l'essai électrique caractérisées par ce qui est testé, non prévues ailleurs
28
Essai de circuits électroniques, p.ex. à l'aide d'un traceur de signaux
317
Essai de circuits numériques
3181
Essais fonctionnels
3185
Reconfiguration pour les essais, p.ex. LSSD, découpage
G PHYSIQUE
01
MÉTROLOGIE; ESSAIS
R
MESURE DES VARIABLES ÉLECTRIQUES; MESURE DES VARIABLES MAGNÉTIQUES
31
Dispositions pour vérifier les propriétés électriques; Dispositions pour la localisation des pannes électriques; Dispositions pour l'essai électrique caractérisées par ce qui est testé, non prévues ailleurs
28
Essai de circuits électroniques, p.ex. à l'aide d'un traceur de signaux
317
Essai de circuits numériques
3181
Essais fonctionnels
319
Matériel d'essai, c.à d. circuits de traitement de signaux de sortie
Déposants :
LAISNE, Michael [US/US]; US (UsOnly)
QUALCOMM Incorporated [US/US]; ATTN: INTERNATIONAL IP ADMINISTRATION 5775 Morehouse Drive San Diego, California 92121, US (AllExceptUS)
Inventeurs :
LAISNE, Michael; US
Mandataire :
HOOKS, William M.; ATTN: INTERNATIONAL IP ADMINISTRATION 5775 Morehouse Drive San Diego, Califonia 92121, US
Données relatives à la priorité :
13/160,42314.06.2011US
61/355,03215.06.2010US
Titre (EN) TECHNIQUES FOR ERROR DIAGNOSIS IN VLSI SYSTEMS
(FR) TECHNIQUES DE DIAGNOSTIC D'ERREUR DANS SYSTÈMES VLSI
Abrégé :
(EN) Techniques for designing and storing test input and output data vectors to diagnose bit errors in a testing sequence. In an aspect, test input vectors may be chosen such that the corresponding correct output vectors form codewords of a forward error-correcting code. In another aspect, the correct test output vectors may be compressed to reduce the memory requirements of the testing system. In yet another aspect, test input vectors may be sorted such that the test output vectors are monotonically increasing or decreasing in sequence, and corresponding delta's between output vectors in the sequence may be stored to reduce the memory requirements. Further aspects provide for storing information relating to the correct output vectors in various efficient formats, including storing base value-referenced offsets, and storing relative operations and output vector segments to allow derivation of correct output vectors from memory when required.
(FR) L'invention porte sur des techniques de conception et de stockage de vecteurs de données d'entrée et de sortie d'essai afin de diagnostiquer des erreurs de bit dans une séquence d'essai. Selon un aspect, des vecteurs d'entrée d'essai peuvent être choisis de telle manière que les vecteurs de sortie corrects correspondants forment des mots de code d'un code à correction d'erreurs sans voie de retour. Selon un autre aspect, les vecteurs de sortie d'essai corrects peuvent être compressés afin de réduire les exigences de mémoire du système d'essai. Selon encore un autre aspect, des vecteurs d'entrée d'essai peuvent être triés de telle manière que les vecteurs de sortie d'essai sont croissants ou décroissants de manière monotone en séquence, et des deltas correspondants entre vecteurs de sortie dans la séquence peuvent être stockés afin de réduire les exigences de mémoire. D'autres aspects se rapportent au stockage d'informations relatives aux vecteurs de sortie corrects dans différents formats efficaces, comprenant le stockage de décalages par rapport à une valeur de base, et le stockage d'opérations relatives et de segments de vecteurs de sortie pour permettre l'obtention de vecteurs de sortie corrects à partir d'une mémoire au moment voulu.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)